54AC191加/减计数器预置电压和纹波时钟
1998年7月
54AC191
加/减计数器预置电压和纹波时钟
概述
在“ AC191是可逆模16进制计数器。它为特色的
Tures的同步计数和异步预置。
预设功能允许在编程中使用的' AC191
梅布尔分频器。计数使能输入，终端计数
输出纹波时钟输出成为可能的各种
在实施多级计数器的方法。在
计数模式，状态变化是由瑞星发起
在时钟的边缘。
特点
n
n
n
n
n
n
n
I
CC
减少了50％
高速 - 133 MHz的典型的计数频率
同步计数
异步并行加载
级联
输出源/汇24毫安
标准军事绘图系统（ SMD ）
- “ AC191 ： 5962-89749
逻辑符号
连接图
引脚分配
对于DIP和扁平
DS100279-1
IEEE / IEC
DS100279-3
引脚分配为LCC
DS100279-2
引脚名称
CE
CP
P
0
–P
3
PL
U / D
Q
0
–Q
3
RC
TC
描述
计数使能输入
时钟脉冲输入
并行数据输入
异步并行加载输入
向上/向下计数控制输入
FL IP- FL运算输出
纹波时钟输出
终端计数输出
DS100279-4
FACT
是仙童半导体公司的商标。
1998美国国家半导体公司
DS100279
www.national.com
功能说明
的' AC191是一个同步加/减计数器。在“ AC191
被组织成一个4位的二进制计数器。它包含四个
边沿触发的触发器与内部选通和转向
逻辑提供单独的预置，计数和倒计时
操作。
每个电路具有异步并行负载能力
允许该计数器被预设为任何所希望的数量。
当并联负载（ PL ）输入为低电平，信息
目前在并行加载输入（P
0
–P
3
）被装入
计数器和出现在Q输出端。此操作
覆盖了计数功能，如显示模式
选择表。
在CE输入高信号抑制计数。当CE是
低，内部状态的改变是由同步启动
时钟输入的低电平到高电平跳变。方向
数量是由U / D输入信号来确定，如indi-
符在模式选择表。 CE和U / D是可以改变的
在任一状态下的时钟，只提供时建议
谁料建立和保持时间观察。
两种类型的输出被提供作为上溢/下溢IN-
指标得到。终端计数（ TC ）输出通常很低。它
变为高电平时，电路中的计数达到零向下
模式或向上计数模式15 。那么TC输出将重新
主要高电平，直到状态发生变化时，无论是通过计算
或者预设或直到U / D转换。在TC输出应
不被用作时钟信号，因为它是受decod-
ING尖峰。
在TC信号也可用于内部，以使波纹
时钟（ RC ）输出。该RC输出通常是高。当
CE为低电平和TC为高电平时，输出RC西港岛线变低时，
时钟旁边变为低电平，将保持低电平，直到钟云
HIGH了。此功能简化了多级的设计
计数器，如在所示
图1
和
图2中。
In
图1中，
每个RC输出作为时钟输入的下一个更高
阶段。这种配置是特别有利的时
时钟源具有有限的驱动能力，因为它的驱动器
只有第一阶段。为防止计数各个阶段，只有
要抑制的第一阶段中，由于在高信号
CE抑制了RC输出脉冲，如钢筋混凝土真相指示
表。此配置的一个缺点，在一些应用
场合中，状态变化之间的时间偏差在第一
和最后阶段。这代表的累积延迟
时钟，因为它的涟漪，通过前面的阶段。
同时出现的引起状态变化的方法
在各个阶段中示出
图2中。
所有的时钟输入驱动
在平行和RC输出传播进位/借
在时尚的脉动信号。在这种结构中，低状态
时钟的持续时间必须足够长，以允许
负向进的边缘/借位信号纹波
通过给末级之前的时钟变成HIGH 。那里
没有这样的限制，在时钟的高电平状态的持续时间，
自后的任何设备的遥控输出为高电平不久
CP输入变为高电平。
所示的CON组fi guration
科幻gure 3
避免纹波延误和
其相关的限制。行政长官输入给定的阶段
通过从所有的前述组合的TC信号形成的
阶段。需要注意的是，为了抑制计数使能信号
必须包括在每个进位门。简单的禁止
的计划
图1
和
图2
不适用，因为在
给定阶段的TC输出不会受到它自己的CE。
模式选择表
输入
PL
H
H
L
H
CE
L
L
X
H
U / D
L
H
X
X
CP
N
N
模式
计数
倒计时
预设（ ASYN 。 ）
没有变化（保持）
X
X
RC真值表
输入
PL
H
H
H
L
CE
L
H
X
X
TC
*
H
X
L
X
CP
J
输出
RC
J
X
X
X
H
H
H
*
TC内部产生
H =高电压等级
L =低电压等级
X =非物质
N
=低到高的转变
www.national.com
2
状态图
DS100279-5
逻辑图
DS100279-6
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.national.com
4
QQ：2881677436 复制
