54AC109
54ACT109双JK正边沿触发触发器
1998年8月
54AC109
54ACT109
双JK正边沿触发触发器
概述
在“ AC /' ACT109由两个高速完全IN-
过渡依赖主频JK触发器。该时钟OP-
关合作是独立于时钟的上升和下降时间
波形。的JK设计允许操作作为一个D触发器
通过连接J和K (参见“ AC /' ACT74数据表)
输入在一起。
异步输入:
低输入至S
D
(设置)设置Q为高电平
低输入到C
D
(清除)设置Q为低电平
清除和设置都是独立的时钟
同时LOW基于C
D
和S
D
使得无论Q和Q
高
特点
n
n
n
n
I
CC
减少了50%
输出源/汇24毫安
“ ACT109具有TTL兼容的输入
标准军事绘图系统( SMD )
- “ AC109 : 5962-89551
- “ ACT109 : 5962-88534
逻辑符号
IEEE / IEC
DS100267-1
DS100267-7
引脚名称
J
1
, J
2
, K
1
, K
2
CP
1
, CP
2
C
D1
, C
D2
S
D1
, S
D2
Q
1
, Q
2
, Q
1
, Q
2
DS100267-2
描述
数据输入
时钟脉冲输入
直接清除输入
直接输入设定
输出
FACT
是仙童半导体公司的注册商标。
1998美国国家半导体公司
DS100267
www.national.com
连接图
引脚分配
对于DIP和Flatpak
引脚分配
对于LCC
DS100267-3
DS100267-4
真值表
(每半年)
输入
S
D
L
H
L
H
H
H
H
H
C
D
H
L
L
H
H
H
H
H
CP
X
X
X
N
N
N
N
输出
J
X
X
X
L
H
L
H
X
K
X
X
X
L
L
H
H
X
H
Q
0
Q
H
L
H
L
切换
Q
0
Q
0
L
Q
0
Q
L
H
H
H
L
H =高电压等级
L =低电压等级
N
=低到高的转变
X =非物质
Q
0
(Q
0
) =上一Q
0
(Q
0
)之前低到高时钟过渡
逻辑图
(一个半部分所示)
DS100267-5
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.national.com
2