【数据表LOCO PLL时钟乘法器描述该ICS501 LOCOTM是最具成本效益的方式生成高品质的，】,IC型号501MLFT,501MLFT PDF资料,501MLFT经销商,ic,电子元器件-51电子网

数据表

LOCO PLL时钟乘法器

描述

该ICS501 LOCO

是最具成本效益的方式

生成高品质的，时钟从一个输出的高频

较低频率晶体或时钟输入。这个名字LOCO

代表着低成本振荡器，因为它是设计来取代

晶体振荡器中的大多数的电子系统。运用

锁相环（PLL）的技术，该装置使用了一个

标准的基本模式，廉价的水晶

产生输出时钟高达160兆赫。

存储在芯片中的ROM是产生9的能力

不同的乘法因子，使一个芯片输出

许多公共频率（见表2页）。

该装置还具有一个输出使能引脚，三态

时钟输出，当OE引脚被拉低。

该产品是用于时钟生成。它具有低

输出抖动（变化在输出期间），但输入到

输出偏移和抖动都没有定义或保证。为

这需要定义输入到输出歪斜的应用程序，使用

该ICS570B 。

ICS501

特点

封装为8脚SOIC ， MSOP ，或死亡

符合RoHS 5 （绿色）或RoHS 6 （绿色和无铅）

标准包装

IDT成本最低的PLL时钟

零ppm的乘法错误

27兆赫 - 5输入晶振频率

50兆赫 - 2个输入时钟频率

输出时钟频率高达160 MHz的

25ps的非常低的抖动（一个西格玛）

兼容所有流行的CPU

45/55高达160 MHz的占空比

九可选频率

3.3 V或5.0 V工作电压

三态输出，用于板级测试

在TTL电平25毫安驱动能力

理想的替代振荡器

提供工业温度级版本

先进的低功耗CMOS工艺

框图

VDD

S1:0

X1/ICLK

晶体或

时钟输入

水晶

振荡器

PLL时钟

倍增器

电路

和ROM

CLK

选购液晶电容

GND

IDT / ICS

LOCO PLL时钟乘法器

ICS501

转速r 051310

ICS501

LOCO PLL时钟乘法器

时钟乘法器

引脚分配

时钟输出表

S1 S0

CLK

4X输入

5.3125X输入

5X输入

6.25X输入

2X输入

3.125X输入

6X输入

3X输入

8X输入

最小输入

每页5

20兆赫

每页5

4兆赫

每页5

8兆赫

每页5

X1 / CLK我

VDD

GND

CLK

8丕N（ 150英里L） SOI

0 =直接连接到接地

1 =直接连接到VDD

M =悬空（浮动）

常见的输出频率的例子（兆赫）

产量

输入

选择（ S1，S0 ）

产量

输入

选择（ S1，S0 ）

M, M

0, 0

M, M

66.66

16.66

0, 0

1, M

1, 0

M, M

M, 0

33.33

16.66

M, M

1, 1

37.5

M, 1

83.33

16.66

0, 1

0, 0

1, 0

0, 0

100

0, 1

16.66

1, M

106.25

0, M

1, 0

120

1, 1

62.5

M, 1

125

M, 0

引脚说明

针

数

针

名字

XI / ICLK

VDD

GND

CLK

针

TYPE

输入

动力

三电平Iinput

产量

三电平输入

输入

产量

引脚说明

水晶连接或时钟输入。

连接到+3.3 V或5 V.

连接到地面。

选择1的输出时钟。连接到GND或VDD或浮。

每桌上面的时钟输出。

选择0输出时钟。连接到GND或VDD或浮。

输出使能。三态CLK输出低电平时。内部上拉。

水晶连接。悬空的时钟输入。

IDT / ICS

LOCO PLL时钟乘法器

ICS501

转速r 051310

ICS501

LOCO PLL时钟乘法器

时钟乘法器

外部元件

去耦电容

对于任何高性能的混合信号IC，该ICS501

必须从系统的电源噪声隔离，以执行

最佳状态。

0.01μF的去耦电容必须连接

之间的VDD和GND 。必须紧密相连

该ICS501尽量减少引线电感。无需外接电源

供给滤波所需的ICS501 。

晶体负载电容

芯片上的总电容约为12pF的。一

并联谐振，基本模式晶体应该是

使用。该器件晶振连接应包括垫

对于小的电容器从X1到地面和从X2到

地面上。这些电容器用于调节的杂散

电路板的电容相匹配的名义上所需

晶体负载电容。由于负载电容

仅在此修整过程中被增加，重要的是要

保持杂散电容为最小通过使用非常短的

PCB走线（无孔）的晶体和器件之间。

晶电容器，如果需要的话，必须从每个已连接的

销X1和X2的接地。

这些水晶瓶盖应等于的值（单位为pF ）（C

-12

pF的）* 2 。在这个方程，C

=在pF的晶体负载电容。

例如：对于具有16 pF负载电容的晶体，每

晶电容器将是8 pF的[（ 16-12 ） ×2 = 8] 。

系列终端电阻

一个33Ω终端电阻，可以使用旁边的CLK引脚

对走线长度超过一英寸。

绝对最大额定值

上面讲下面列出的收视率可能会导致对ICS501永久性损坏。这些评价，这是

对于IDT商业额定零件标准值，只是应力额定值。该器件在功能操作

以上这些在规范的业务部门所标明的任何其他条件不暗示。

暴露在绝对最大额定值条件下长时间会影响产品的可靠性。电动

参数都保证只在推荐的工作温度范围。

项

电源电压（VDD）

所有输入和输出

工作环境温度

储存温度

焊接温度

等级

-0.5 V至VDD + 0.5 V

-40至+ 85°C

-65到+ 150°C

260° C

推荐工作条件

参数

工作环境温度（商业）

工作环境温度（工业）

电源电压（相对于GND测量）

分钟。

-40

+3.0

典型值。

马克斯。

+70

+5.25

单位

IDT / ICS

LOCO PLL时钟乘法器

ICS501

转速r 051310

ICS501

LOCO PLL时钟乘法器

时钟乘法器

DC电气特性

VDD = 5.0 V± 5 ％

，环境温度-40 + 85°C ，除非另有说明

参数

工作电压

输入高电压，只有ICLK

输入低电压，只有ICLK

输入高电压

输入低电压

输入高电压

输入低电压

输出高电压

输出低电压

IDD工作电源电流， 20

短路电流

片内上拉电阻

输入电容， S1， S0和OE

额定输出阻抗

符号

VDD

条件

ICLK （引脚1）

OE （引脚7 ）

S0, S1

= -25毫安

= 25毫安

无负载， 100M

CLK输出

7针

引脚4,6 ， 7

分钟。

3.0

(VDD/2)+1

典型值。

马克斯。

5.25

(VDD/2)-1

单位

kΩ

2.0

0.8

VDD-0.5

0.5

2.4

0.4

+70

270

IDT / ICS

LOCO PLL时钟乘法器

ICS501

转速r 051310

ICS501

LOCO PLL时钟乘法器

时钟乘法器

AC电气特性

VDD = 5.0 V± 5 ％，

环境温度-40 + 85°C ，除非另有说明

参数

输入频率，晶振输入

输入频率，时钟输入

输出频率， VDD = 4.75 5.25 V

输出频率， VDD = 3.0 3.6 V

输出时钟上升时间

输出时钟下降时间

输出时钟占空比

PLL带宽

输出使能时间， OE高输出

输出禁止时间， OE低到三态

绝对时钟周期抖动

一个西格玛时钟周期抖动

注1：与15 pF负载。

符号

OUT

条件

分钟。

典型值。

MAX 。单位

160

140

100

兆赫

千赫

0 ° C至+ 70°C

-40 ° C至+ 85°C

0 ° C至+ 70°C

-40 ° C至+ 85°C

0.8 2.0 V，注1

2.0 8.0 V，注1

1.5 V至

160兆赫

49-51

从偏差

意味着

+70

对于8SOIC热特性

参数

热阻结到

环境

符号

条件

静止的空气中

为1m / s的空气流

3米/秒的空气流

静止的空气中

分钟。

典型值。

150

140

120

MAX 。单位

C / W

热阻结到外壳

热阻结到顶部

案例

对于8MSOP热特性

参数

热阻结到

环境

热阻结到外壳

符号

条件

静止的空气中

分钟。

典型值。

MAX 。单位

C / W

IDT / ICS

LOCO PLL时钟乘法器

ICS501

转速r 051310