PowerPC的403GCX
32位RISC
嵌入式控制器
特点
PowerPC的
RISC CPU和指令集
架构
无缝接口， DRAM，SRAM，
ROM和外围设备，包括字节
半字设备
16KB指令缓存和8KB直写
回的数据的高速缓存，两路组相联
内存管理单元
-64录入，全相联TLB阵列
- 可变页面大小（ 1KB - 16MB ）
- 灵活的TLB管理
独立可编程片上
控制器：
- 四个DMA通道
-DRAM ，SRAM和ROM银行
- 外部中断
DRAM控制器支持EDO DRAM
灵活的接口，外部总线的主人
CPU核心可以以2X运行外部总线
速度
应用
机顶盒和网络计算机
消费类电子产品和视频游戏
电信和网络
办公自动化（打印机，复印机，传真机）
特定网络阳离子
50 ， 66 ， 80和CPU核心频率
MHz时， I / O的25 ，33，和40兆赫
接口3V和5V技术
内置低功耗3.3V工作电压
电源管理和待机模式
低成本的160引脚PQFP封装
占地面积小， 160 PBGA封装
0.45
米三电平金属CMOS
本站由ICminer.com电子图书馆服务版权所有2003
数据
片
概观
PowerPC的403GCX 32位RISC嵌入式
控制器提供高性能和功能
具有低功耗的集成。该
403GCX RISC CPU在持续执行
速度接近每个指令一个周期。
芯片上的高速缓存和集成DRAM和
SRAM控制功能，减少芯片数量，
设计复杂的系统，同时改善
系统的吞吐量。
外部I / O设备或SRAM / DRAM内存
银行可以直接附着到403GCX
总线接口部件（BIU ） 。接口多达八个
存储器组和I / O设备，包括一个MAX-
4 DRAM银行imum ，可以CON组fi gured
独立，使BIU管理设备
或存储体具有不同的控制，定时，或
总线宽度的要求。
打断
调节器
JTAG
PORT
串行
PORT
4-Channel
DMA
调节器
（地址
和
CONTROL ）
计时器
RISC执行单元
内存管理单元
指令
缓存单元
数据
缓存单元
片上
外设
公共汽车
总线接口单元
DRAM控制器
I / O控制器
数据地址
巴士巴士
DRAM
控制
SRAM ， ROM ， I / O
控制
IBM的PowerPC 403GCX
该403GCX RISC控制器由一个用户喉─中
内衬RISC处理器核心和多个外设
接口单元： BIU ， DMA控制器， asynchro-
理性的中断控制器，串行端口，和JTAG
调试端口。
RISC处理器内核包括内部
16KB指令缓存和8KB数据缓存，
减少开销的数据传输到或从
外部存储器。指令队列的逻辑
管理分支预测，折叠分公司
和状态寄存器的逻辑指令，
指令预取，以减少管道
stalls.The集成的内存管理单元
提供了强大的内存管理和亲
tection功能，嵌入式envi-优化
境下。
RISC CPU
的地址中的数据读出或写入到
BIU.When非高速缓存操作数是
传输，数据可以直接传递之间的
EXU和BIU ，其接口的克斯特
被访问的相机内存。
特殊功能寄存器
专用寄存器被用来控制
调试设备，定时器，中断，保护
机构，存储器高速缓存能力，以及其他
架构的处理器资源。标准项目有
使用移动到/从特殊目的访问
注册（的mtspr / mfspr ）指令，这招
GPRS和标准项目的操作数。
监控程序可以编写相应的
的SPR配置操作和接口
执行单元的模式。状态寄存器
之三（ CR）和机器状态寄存器（ MSR ）是
写有程序exe-内部控制逻辑
cution状态和机器状态，分别为。
外部中断的状态被保持在
外部中断状态寄存器（ EXISR ） 。固定
浮点运算异常状况可从
异常寄存器（ XER ） 。
设备控制寄存器
RISC内核包括四个紧密结合
功能单元：执行单元（ EXU ）时，
存储器管理单元（MMU ），数据
高速缓存单元（DCU ），将指令高速缓冲存储器单元
（ICU） 。每个高速缓存单元由一个数据阵列，
标签阵列，以及控制逻辑，用于高速缓冲存储器管理
换货和解决。执行单元CON-
通用寄存器sists （GPR ） ，特别
通用寄存器（ SPR ） ， ALU ，乘法，除法，
桶形移位器，并且需要在控制逻辑
管理数据流和指令执行
内EXU 。该403GCX芯可以在操作
无论是1X或2X的外部总线的速度，
这在SysClk时钟输入的速率运行。
该EXU处理指令解码和exe-
cution ，队列管理，分支预测，
和分支折叠。指令高速缓冲存储器单元
通过指令队列中EXU ，或在
的高速缓存未命中的情况下，请求从一个取
通过总线接口单元的外部存储器。
该MMU提供翻译和记忆亲
tection指令和数据存取，使用
统一的64项，全相联TLB阵列。
通用寄存器
设备控制寄存器（DCR ）被用于用以管理
年龄的I / O接口， DMA通道， SRAM和
DRAM内存CON连接gurations和时间，并
关于总线错误状态/地址信息。
DCRS使用移动到访问/从设备
控制寄存器（ mtdcr / mfdcr ）指令，
移动GPRS和DCRS之间的操作数。
指令集
表1总结了403GCX指令集
通过业务类别。大多数指令
在单个周期内执行，用的例外
加载/存储多个，加载/存储串，乘
和除法指令。
总线接口单元
总线接口单元集成的功能性
用于数据传输和地址操作控制
系统蒸发散比那些DMA控制器等
处理。 DMA传输使用的逻辑地址
在BIU到输出存储器地址为
访问。
用于控制功能直接连接I / O设备
数据传输和从EXU被处理
通过对32个GPR的银行，每32位宽。
加载和存储指令移动数据操作数
所述的GPR和数据高速缓冲存储器单元之间，
除了在非高速缓存数据或的情况下
高速缓存未命中。在这种情况下，通过DCU
本站由ICminer.com电子图书馆服务版权所有2003
2
IBM的PowerPC 403GCX
和DRAM ， SRAM ， ROM或银行亲
由BIU vided 。对于SRAM突发访问， ROM ，
与被支承为页面模式DRAM设备
缓存填充和刷新操作。
在BIU控制之间的数据的传送
外部总线和指令高速缓冲存储器，数据
高速缓冲存储器，或寄存器内的处理器核心。
该BIU也进行仲裁之间的外部总线mas-
器和DMA传输，内部总线的
高速缓冲存储器单元和寄存器组，和串行
片上外设总线（ OPB ）端口。
BLE 。对于每一个SRAM / ROM银行，银行规模，
银行的位置，等待状态的数量，和时间安排
芯片选择，字节使能和输出使能
都是用户可编程的。
内存管理单元
存储器管理单元（ MMU）的支持
地址转换和保护功能
嵌入式应用。当appro-使用
priate系统级软件，在MMU提供
以下功能：翻译4GB的逻辑
地址空间转换为物理地址， indepen-
凹痕使指令和数据翻译/
保护，页面级缓存能力和访问
通过平移机构控制，软件
页面替换策略控制，以及额外
tional控制区，通过保护。
在完全关联的64项TLB阵列手柄
指令和数据的访问。在翻译
化的任何虚拟地址可以被放置在任何
一个64个条目，从而允许最大使用灵活
性通过TLB管理软件。每个TLB
条目包含一个翻译为一个网页，可以
有八个大小从1KB到16MB的任何一个，
按递增的4大国。
该TLB可以同时包含的任意组合
页面大小。此功能允许使用小
当最大粒度要求的网页，
减少浪费的内存时的量
相比，更常见的网络连接固定的4KB页
内存寻址区
该403GCX可以解决的有效范围
4千兆字节，映射到3.5GB （ 256MB的
SRAM / ROM或其它I / O ，256MB DRAM和
3GB OPB /保留）的物理地址空间
含28 128MB地区。的cache
相对于该指令或数据的能力
缓存经由指令和数据编程的
高速缓冲存储器的控制寄存器，分别为。
内的DRAM和SRAM / ROM区，一
总计8银行器件的支持。
每家银行可以CON组fi gured为8位，16位或32位
设备。
对于个别银行的DRAM ，等待数
美国，银行规模，
RAS
- 到 -
CAS
定时，利用一个
外部地址多路转换器（外部总线
大师） ，刷新率是用户可编
表1. 403GCX指令类别
类别
数据移动
算术/逻辑
对照
支
条件
循环/移位
高速缓存控制
中断控制
处理器管理
负载，存储
加，减，否定，乘，除， AND，OR ， XOR， NAND，NOR ， XNOR ，标志
扩展，算上前导零
比较，比较的逻辑，比较直接
分支，分支条件
状态寄存器的逻辑
旋转，旋转和口罩，左移，右移
无效，触摸，零，同花顺，专卖店
写外部中断使能位，移动到/从机状态寄存器，
从中断返回，从关键中断返回
系统调用，同步，移动到/从设备控制寄存器，移动/
从专用寄存器
基本指令
本站由ICminer.com电子图书馆服务版权所有2003
3
IBM的PowerPC 403GCX
尺寸。
指令缓存单元
指令高速缓存器单元（ICU）是一个双向设定
与联想16KB高速缓存单元
增强，以支持分支预测和
折叠。 ICU的组织为512套， 2
线，含有16个字节的每一行。单独
旁路路径可用来处理缓存inhib-
资讯科技教育指示，并提高性能很好地协同
荷兰国际集团线填充操作。
高速缓存可以发送每2高速缓存的指令
周期来执行单元，从而允许指令
被折叠从队列中，而无需中断
正常的指令流。当一个分支指令
灰被折叠并平行地执行
另一个指令， ICU提供了两个
说明更换两者的说明
只是执行这样的带宽是平衡的
在ICU和执行单元之间。
在所请求的全字，持续的端
块，然后缠绕到FI LL的
其余fullwords在块的开头。
DMA控制器
四通道DMA控制器管理模块
在缓冲的数据传输，电传操纵和内存用于─
与突发选项内存传输模式
模式的操作。在佛罗里达州的Y通过和缓冲模式下，
DMA控制器支持的交易
之间的存储器和外围设备。
每个DMA通道提供了一个控制寄存器，
源地址寄存器，一个目的地址
寄存器，一个传输计数寄存器和一个链接
计数寄存器。周边的建立周期，等待
周期，保持周期可被编程到
每个DMA通道的控制寄存器。每个信
NEL支持链接操作。 DMA的台站
土族寄存器保存所有四个通道的状态。
异常处理
表2总结了403GCX例外优先
伊蒂埃斯，类型和类。异常现象通常
从内部和外部中断ated
的外围设备，指令，则内部定时器设施
调试事件或错误条件。六个外部
设置在403GCX中断信号：
1关键和五大通用，所有individu-
盟友屏蔽。
所有的异常分为三个基本类别：异步
异步的不精确例外，同步
精确异常和异步精确
例外情况。异步例外
引起的外部事件处理器execu-
化，而同步异常所致
用指令。
除了在系统复位或机器检查，所有的
403GCX异常精确地处理。预
CISE处理暗示的地址
除外指令（同步异常
比系统调用等），或下一个地址
顺序指令（异步异常
和系统调用）被传递到异常han-
危及周围例程。精准的操控也意味着，
所有指令之前的指令除外
已经执行完毕，并已写回
他们的结果。
数据高速缓存设备
数据高速缓存单元被提供，以减少
在主频繁使用的数据项的访问时间
店面。 8KB高速缓存被组织为一个双向
组相联高速缓存。有256套2
线，包含16个字节数据的每一行。该
缓存功能字节可再写改善
字节和半字存储操作的性能
系统蒸发散。
使用有写执行缓存操作
回来策略。一个回写高速缓存仅更新
在对应于主存储单元
改变的位置在高速缓存中。数据是佛罗里达ushed
从高速缓存到主存时
改变的数据需要从该除去
缓存，以腾出空间给其它数据。
数据高速缓冲存储器可能为128MB的禁用
通过在数据高速缓存控制位存储器区域
控制寄存器或在每个页面的基础，如果
MMU启用了数据转换。单独
旁路路径可用来处理缓存inhib-
资讯科技教育数据操作和提高性能
行过程中填充操作。
缓存刷新和填充是由负载引起，
存储和高速缓存控制指令通过执行
该处理器。高速缓存块加载启动
本站由ICminer.com电子图书馆服务版权所有2003
4
IBM
PowerPC的403GCX
异步不精确的例外包括系
统复位和机器检查。同步
精确的例外包括最调试例外
系统蒸发散，程序例外，数据存储违例
系统蒸发散， TLB缺失，系统调用和对齐
错误异常。异步精确的例外
系统蒸发散包括关键中断异常，
外部中断，内部定时设施
异常和一些调试事件。
只有一个例外是在同一时间处理。如果多
PLE异常同时发生，它们是
按照优先顺序进行处理。
该403GCX处理异常复位， crit-
iCal的，或不重要的。四种例外情况去定义网络
作为重要的：机器检查异常，调试
异常，引起活性水平异常
对临界中断管脚，并在第一时间出
从看门狗定时器。
当采取了非关键性的异常，特别
通用寄存器保存/恢复0 （ SRR0 ）是
装有除外指令的地址
比系统其它化（同步异常
呼叫）或者下一条顺序指令是亲
cessed （异步异常和系统
调用） 。如果403GCX正在执行一个多周期
指令（加载/存储多个，加载/存储串
乘或除） ，该指令被终止
其地址存储在SRR0 。保存/恢复
寄存器1（ SRR1 ）装入的内容
机器状态寄存器。 MSR是那么
更新重新的FL ECT新的环境
机。新的MSR内容生效
与例外的科幻RST指令开始
化处理例程。
在异常处理例程结束时， exe-
从中断（R FI）返回cution指令
强制SRR0和SRR1的内容是
装入程序计数器和MSR ，
分别。然后执行开始于
址程序计数器。
这四个关键异常的处理
类似的方法。当一个关键的例外是
采取SRR2和SRR3举行下顺序
从返回地址时要被处理
除了与机器状态的内容
寄存器，分别。关键的异常后
处理例程，从关键中断返回
（ RFCI ）强制SRR2和SRR3的内容，以
被装入程序计数器和
MSR分别。
计时器
该403GCX包含四个定时器功能：一
时间的基础上，可编程间隔计时器（PIT） ，一
科幻固定的间隔定时器（ FIT ） ，和一个看门狗定时器。
时基是一个64位的计数器递增
定时器的时钟速率。定时器时钟可
可以由内部信号等于所述从动
处理器时钟速率或通过单独的外部
定时器的时钟引脚。不生成任何中断时，
时基滑过。
表2. 403GCX异常优先级，类型和类
优先
1
2
3
4
5
6
7
8
9
10
异常类型
系统复位
机器检查
DEBUG
关键中断
WatchdogTimer超时
异常类
异步不精确
异步不精确
同步精确
（ UDE和EXC除外）
异步精确
异步精确
程序异常，数据存储异常， TLB缺失，以及精确的同步
系统调用
排列异常
外部中断
固定间隔定时器
可编程间隔计时器
同步精确
异步精确
异步精确
异步精确
本站由ICminer.com电子图书馆服务版权所有2003
5
QQ：2881677436 复制
