3D7428
单片8-BIT
可编程延迟线
（系列3D7428 - 低噪音）
特点
全硅，低功耗CMOS技术
TTL / CMOS兼容输入和输出
气相，红外，波焊
自动插入（ DIP PKG ）。
前沿和后沿的精度
通过串行或并行接口编程
增量范围：
0.25至20.0ns
时延容限：
0.5％ （见表1）
电源电流：
3毫安典型
温度稳定性：
±1.5%
最大（ -40℃至85℃ ）
VDD稳定：
±0.5%
MAX（ 4.75V至5.25V ）
IN
AE
SO/P0
P1
P2
P3
P4
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
数据
3
延迟
设备，
公司
套餐
VDD
OUT
MD
P7
P6
SC
P5
SI
IN
SO
AE
GND
1
2
3
4
8
7
6
5
VDD
OUT
SC
SI
3D7428Z -XX SOIC
IN
AE
SO/P0
P1
P2
P3
P4
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
OUT
MD
P7
P6
SC
P5
SI
3D7428 -XX DIP
3D7428S -XX SOL
对于机械尺寸，单击
这里。
对于包装标识的详细信息，请单击
这里。
功能说明
该3D7428设备是一种多功能的8位可编程单片延迟
线。的输入端（IN ）被再现的输出（OUT）无反转，
错开时间为每个用户选择。延迟值，编程
要么通过串行或并行接口，可改变超过255等于
根据下式的步骤：
T
我， NOM
= T
INH
+ I * T
INC。
其中i是编程的地址，T
INC。
是延迟增量（相当于
到设备破折号编号） ，以及T
INH
是内在的（零地址）
延时。该器件具有两个rising-和下降沿的准确性。
引脚说明
IN
OUT
MD
AE
P0-P7
SC
SI
SO
VDD
GND
信号输入
信号输出
模式选择
地址启用
并行数据输入
串行时钟
串行数据输入
串行数据输出
+5伏
地
的全CMOS 3D7428集成电路已被设计成一个可靠的，经济的替代混合
TTL电可编程延迟线。它被提供在一个标准的16针自动插入DIP和表面安装
16引脚SOL 。采用8引脚SOIC封装，可用于应用程序在不需要并行接口。
表1 ： PART号的说明
部分
数
3D7428-0.25
3D7428-0.5
3D7428-1
3D7428-1.5
3D7428-2
3D7428-2.5
3D7428-4
3D7428-5
3D7428-7.5
3D7428-10
3D7428-15
3D7428-20
延误和公差
固有
延迟（ns ）
10.5
±
2.0
10.5
±
2.0
10.5
±
2.0
10.5
±
2.0
10.5
±
2.0
10.5
±
2.5
13.0
±
4.0
15.0
±
5.0
20.0
±
7.5
23.5
±
10
33.0
±
15
42.0
±
20
延迟
范围（ NS ）
63.75
±
0.4
127.5
±
0.5
255.0
±
1.0
382.5
±
1.5
510.0
±
2.0
637.5
±
2.5
1020
±
3.2
1275
±
4.0
1912.5
±
6.0
2550
±
8.0
3825
±
12
5100
±
16
延迟
步骤（纳秒）
0.25
±
0.12
0.50
±
0.25
1.00
±
0.50
1.50
±
0.75
2.00
±
1.00
2.50
±
1.25
4.00
±
2.00
5.00
±
2.50
7.50
±
3.75
10.0
±
5.00
15.0
±
9.00
20.0
±
12.0
REC'D最大
频率
6.25兆赫
3.12兆赫
1.56兆赫
1.04兆赫
781千赫
625千赫
390千赫
312千赫
208千赫
156千赫
104千赫
78千赫
输入的限制
绝对最大
频率
77兆赫
45兆赫
22 MHZ
15兆赫
11兆赫
9.0兆赫
5.6兆赫
4.5兆赫
3.0兆赫
2.2兆赫
1.5兆赫
1.1兆赫
REC'D敏
脉冲宽度
80.0纳秒
160.0纳秒
320.0纳秒
480.0纳秒
640.0纳秒
800.0纳秒
1280.0 NS
1600.0 NS
2400.0 NS
3200.0 NS
4800.0 NS
6400.0 NS
绝对最小值
脉冲宽度
6.5纳秒
11.0纳秒
22.0纳秒
33.0纳秒
44.0纳秒
55.0纳秒
88.0纳秒
110.0纳秒
165.0纳秒
220.0纳秒
330.0纳秒
440.0纳秒
注： 0.25和20未显示纳秒之间的任何延迟增量也可作为标准。
详细信息请参见应用笔记节
2004
数据延时器
文档＃ 03003
5/8/2006
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
3D7428
应用注释（续）
失真。超过此限制通常会导致
在无信号输出。
推荐的最大工作
频率规格确定最高
延迟线输入信号的量的频率
输出延迟的精度得到了保证。
超过此限制（而内剩余
绝对限制）可能会造成一些延迟转移
相对于它们的值以低的频率。该
延迟移位量将取决于程度
到超出限制。
以保证（如果可能的话）在表1中延迟
准确的输入频率比更高
推荐的最高频率， 3D7428
必须在用户的工作频率进行测试。
在这种情况下，为了便于生产和设备
鉴定，部件号将包括
自定义的参考标志标识
意频操作。该
所述装置的编程的延迟精确度是
保证的，因此，仅在用户指定的
输入频率。小的输入频率变化
关于所选择的频率将仅略微
如果在所有影响编程的延迟精度。
与工厂联系获取详细信息。
操作脉宽
绝对最小工作脉宽
（高或低）说明书中，列在表1中，
确定延迟的最小脉冲宽度
线路输入信号，可以被复制，移
在时间上在该设备的输出，以可接受的
脉冲宽度失真。超过此限制将
通常导致无信号输出。
推荐的最小运行脉冲
宽度（高或低）规格确定
延迟线的输入信号的最小脉冲宽度
的量，输出延迟的精度列于
表1是保证。超过此限制（而
内的绝对限制）剩余会引起
一些延迟移位相对于它们的值
在长脉冲宽度。延迟移位量将
依赖的程度的限制是
超标。
为了保证表1延迟精度
输入脉冲宽度比小建议
最小工作脉冲宽度， 3D7428
必须在用户操作的脉冲宽度进行测试。
在这种情况下，为了便于生产和设备
鉴定，部件号将包括
自定义的参考标志标识
预期频率和操作占空比。
该装置的编程的延迟精确度是
保证的，因此，只对用户指定的
输入特性。小输入脉冲宽度
变化有关的选定的脉冲宽度将仅
轻微影响编程的延迟
准确度，如果在所有。
编程的延迟更新
延迟线是一个存储装置。据卖场
一时间等于存在于所述输入信息
至延迟设置在呈现之前
输出以最小的失真。该3D7428 8位
可编程延迟线可表示为
256串行连接的延迟元件
（个别地由编程处理
数据），每个能够存储数据的时间的
等于设备递增（步骤时间）。该
延迟行存储器属性，与结合
的业务需求“瞬间”
连接的处理的延迟元件
数据编程到输出端，可注入
伪信息到输出数据流中。
为了确保杂散输出不
发生时，至关重要的是，该输入信号是空闲
前（保持高或低），很短的时间
更新程序的延迟。这个持续时间是
由最大可编程延迟给出。
满足这一要求使得延迟线
以“清”本身的虚假边缘。当新的
装入地址时，输入信号就可以开始
后一开关（和新的延迟将是有效的）
时间由下式给出
t
PDV
or
t
EDV
（见下文） 。
编程接口
图1示出的主要功能块
该3D7428延时程序界面。自从
3D7428是一款CMOS的设计中，所有未使用的输入引脚
必须返回到明确定义的逻辑电平，
VDD或接地。
透明并行模式（ MD = 1 ，
AE = 1）
这八个项目引脚P0 - P7直接控制
输出延迟。上的一个或多个的变化
程序引脚都将被反映在输出
经过一段时间延迟
t
PDV
如示于图2。
如果编程数据是寄存器需要
乘巴士。
文档＃ 03003
5/8/2006
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
3
3D7428
应用注释（续）
锁存并行模式
（ MD = 1 ， AE脉冲）
这八个项目引脚P0 - P7被加载
落入允许脉冲的边缘，如图
图3中的延迟值每次改变后，
建立时间
t
EDV
需要之前的输入是
准确的延迟。
串行模式（ MD = 0 ）
同时观察数据设置（T
DSC
）和数据保持
(t
DHC
）的要求，定时数据是在加载
MSB到LSB的顺序由时钟的上升沿
（SC ），而所述使能（ AE）是高，如图
图4的使能（AE）的下降沿
激活，这反映了新的延迟值
在经过时间沉淀的输出
t
EDV
。因为数据是
移入串行数据输入（SI）中，以前的
8位的输入寄存器的内容被移出
串行输出端口引脚（ SO ）的MSB到LSB的
秩序，从而使多个级联
通过连接串行输出引脚器件（ SO ）
前述设备的串行数据输入的
销（SI）的后续设备的，如图
图5中的串行数据比特的总数
级联配置必须八倍
数的单位，各组的8位的
必须以MSB到LSB顺序发送。
要启动串行读取，使能（ AE ）驱动
高。过了一段时间
t
EQV
，第7位（MSB）是在有效
串行输出端口引脚（ SO ） 。在第一个崛起
串行时钟（SC）的边缘，第7位被装入
在串行数据输入管脚的值存在（ SI）的
而第6位给出的串行输出引脚
（ SO ） 。为了获取剩余的位7的更多
上升沿必须在串行生成
时钟线。读操作是破坏性的。
因此，如果期望的原始延迟
设定保持不变，读出的数据必须是
写回设备（多个）之前，使能
（ AE ）引脚被拉低。
SO引脚，如果不用，必须允许，如果浮动
该设备被配置在串行
编程模式。
在串行模式是唯一可用的模式
8引脚版本3D7428的。
信号IN
可编程
延迟线
输出信号OUT
地址启动AE
串行输入SI
移位时钟
SC
LATCH
SO
8位的输入
注册
串行输出
模式选择MD
P0
P1
P2
P3
P4
P5
P6
P7
并行输入
图1 ：功能框图。
并行
输入
P0-P7
延迟
时间
前
新价值
t
PDX
前
t
PDV
新价值
图2 ：非锁存并行模式（ MD = 1 ， AE = 1 ）
文档＃ 03003
5/8/2006
数据延迟设备， INC 。
联系电话： 973-773-2299
传真： 973-773-9672
http://www.datadelay.com
4
QQ：2881677436 复制
