3D7110
单片10 -TAP
固定延迟线
（系列3D7110 ）
特点
套餐
IN
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
O1
O3
O5
O7
O9
O10
全硅，低功耗CMOS技术
IN
1
14 VDD
TTL / CMOS兼容输入和输出
N / C
2
13 O1
气相，红外，波焊
O2
3
12 O3
自动插入（ DIP PKG ）。
O4
4
11 O5
低接地反弹噪声
前沿和后沿的精度
O6
5
10 O7
延时范围：
0.75至80ns的
O8
6
9 O9
时延容限：
5％或1纳秒
GND
7
8 O10
温度稳定性：
±3%
典型的（ 0℃ 70℃ ）
3D7110 DIP
VDD稳定：
±1%
典型的（ 4.75V - 5.25V ）
3D7110G鸥翼
最小输入脉冲宽度：
总延迟的15％
14引脚的鸥翼和16引脚SOIC
作为直接替代
对于机械尺寸，单击
这里
.
混合动力延迟线
对于包装标识的详细信息，请单击
这里
.
3D7110D SOIC
（ 150密耳）
IN
N / C
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
N / C
O1
O3
O5
O7
O9
O10
3D7110S SOL
（ 300密耳）
功能说明
该3D7110 10抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲10个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过8.0ns 0.75ns 。该
输入再生无反转输出，转移在时间上
每个用户指定的破折号编号。该3D7110是TTL和CMOS-
兼容，能够驱动10 74LS型负载，并同时具有
rising-和下降沿精度。
的全CMOS 3D7110集成电路已被设计成一个
可靠，经济的替代混合TTL固定的延时线。它可提供
在一个标准14引脚自动插入DIP和节省空间的表面
安装14位和16引脚SOIC封装。
引脚说明
IN
O1
O2
O3
O4
O5
O6
O7
O8
O9
O10
VDD
GND
延迟线输入
水龙头1输出（ 10 ％ ）
水龙头2输出（ 20 ％ ）
轻按3输出（ 30 ％ ）
抽头4输出（40％）
轻按5输出（ 50 ％ ）
轻按6输出（ 60 ％ ）
7轻按输出（ 70 ％ ）
水龙头8输出（ 80 ％ ）
轻按9输出（ 90 ％ ）
自来水10输出（ 100 ％ ）
+5伏
地
文档＃ 96005
12/2/96
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
3D7110
表1 ： PART号的说明
产品型号
DIP-14
SOIC-14
SOIC-16
3D7110
3D7110D 3D7110S
3D7110G
-.75
-.75
-.75
-1
-1
-1
-1.5
-1.5
-1.5
-2
-2
-2
-2.5
-2.5
-2.5
-4
-4
-4
-5
-5
-5
-8
-8
-8
公差
总
TAP- TAP
延迟
延迟
（纳秒）
（纳秒）
6.75
±
1.0*
0.75
±
0.4
9.0
±
1.0*
1.0
±
0.5
13.5
±
1.0*
1.5
±
0.7
18.0
±
1.0*
2.0
±
0.8
22.5
±
1.1*
2.5
±
1.0
36.0
±
1.8*
4.0
±
1.3
50.0
±
2.5
5.0
±
1.5
80.0
±
4.0
8.0
±
1.5
最大
操作
频率
28.4兆赫
23.8兆赫
18.0兆赫
14.5兆赫
18.2兆赫
8.33兆赫
6.67兆赫
4.17兆赫
输入的限制
绝对
民
最大
操作
歌剧院。频率。
脉冲宽度
166.7兆赫
17.6纳秒
166.7兆赫
21.0纳秒
166.7兆赫
27.8纳秒
166.7兆赫
34.5纳秒
125.0兆赫
27.5纳秒
133.3兆赫
60.0纳秒
66.7兆赫
75.0纳秒
41.7兆赫
120.0纳秒
绝对
民
歌剧院。 P.W.
3.00纳秒
3.00纳秒
3.00纳秒
3.00纳秒
4.00纳秒
6.00纳秒
7.50纳秒
12.0纳秒
*参考TAP1输出总延迟;输入到TAP1 = 5.0ns
±
1.0ns
注： 0.75和8未显示的任何短线数字也可以。
1996
数据延时器
文档＃ 96005
12/2/96
数据延迟设备， INC 。
联系电话： 973-773-2299
传真： 973-773-9672
http://www.datadelay.com
2
3D7110
硅延迟线自动化测试
测试条件
输入：
环境温度：
25
o
C
±
3
o
C
电源电压（VCC ） ：
5.0V
±
0.1V
输入脉冲：
高= 3.0V
±
0.1V
低= 0.0V
±
0.1V
源阻抗：
50Ω最大。
上升/下降时间：
3.0 ns（最大值） 。 （测
0.6V和2.4V之间
)
脉冲宽度：
PW
IN
= 1.25×总
延迟
期限：
每
IN
= 2.5×总
延迟
输出：
R
负载
:
C
负载
:
门槛：
10K
±
10%
5pf
±
10%
1.5V （瑞星&下降）
设备
下
TEST
10K
5pf
数字
范围
470
电脑
系统
打印机
脉冲
发电机
OUT
TRIG
IN
设备下
被测件（DUT ）
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
OUT8
OUT9
OUT10
REF
IN
TRIG
数字示波器/
时间间隔计数器
图2 ：测试设置
注意：
上述条件是仅用于测试，并且不以任何方式限制该装置的操作。
每
IN
PW
IN
t
上升
输入
信号
2.4V
1.5V
0.6V
t
秋天
V
IH
2.4V
1.5V
0.6V
V
IL
t
PHL
t
PLH
产量
信号
1.5V
V
OH
1.5V
V
OL
图3 ：时序图
文档＃ 96005
12/2/96
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
5
3D7110
单片10 -TAP
固定延迟线
（系列3D7110 ）
特点
套餐
IN
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
O1
O3
O5
O7
O9
O10
全硅，低功耗CMOS技术
IN
1
14 VDD
TTL / CMOS兼容输入和输出
N / C
2
13 O1
气相，红外，波焊
O2
3
12 O3
自动插入（ DIP PKG ）。
O4
4
11 O5
低接地反弹噪声
前沿和后沿的精度
O6
5
10 O7
延时范围：
0.75至80ns的
O8
6
9 O9
时延容限：
5％或1纳秒
GND
7
8 O10
温度稳定性：
±3%
典型的（ 0℃ 70℃ ）
3D7110 DIP
VDD稳定：
±1%
典型的（ 4.75V - 5.25V ）
3D7110G鸥翼
最小输入脉冲宽度：
总延迟的15％
14引脚的鸥翼和16引脚SOIC
作为直接替代
对于机械尺寸，单击
这里
.
混合动力延迟线
对于包装标识的详细信息，请单击
这里
.
3D7110D SOIC
（ 150密耳）
IN
N / C
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
N / C
O1
O3
O5
O7
O9
O10
3D7110S SOL
（ 300密耳）
功能说明
该3D7110 10抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲10个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过8.0ns 0.75ns 。该
输入再生无反转输出，转移在时间上
每个用户指定的破折号编号。该3D7110是TTL和CMOS-
兼容，能够驱动10 74LS型负载，并同时具有
rising-和下降沿精度。
的全CMOS 3D7110集成电路已被设计成一个
可靠，经济的替代混合TTL固定的延时线。它可提供
在一个标准14引脚自动插入DIP和节省空间的表面
安装14位和16引脚SOIC封装。
引脚说明
IN
O1
O2
O3
O4
O5
O6
O7
O8
O9
O10
VDD
GND
延迟线输入
水龙头1输出（ 10 ％ ）
水龙头2输出（ 20 ％ ）
轻按3输出（ 30 ％ ）
抽头4输出（40％）
轻按5输出（ 50 ％ ）
轻按6输出（ 60 ％ ）
7轻按输出（ 70 ％ ）
水龙头8输出（ 80 ％ ）
轻按9输出（ 90 ％ ）
自来水10输出（ 100 ％ ）
+5伏
地
文档＃ 96005
12/2/96
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
3D7110
表1 ： PART号的说明
产品型号
DIP-14
SOIC-14
SOIC-16
3D7110
3D7110D 3D7110S
3D7110G
-.75
-.75
-.75
-1
-1
-1
-1.5
-1.5
-1.5
-2
-2
-2
-2.5
-2.5
-2.5
-4
-4
-4
-5
-5
-5
-8
-8
-8
公差
总
TAP- TAP
延迟
延迟
（纳秒）
（纳秒）
6.75
±
1.0*
0.75
±
0.4
9.0
±
1.0*
1.0
±
0.5
13.5
±
1.0*
1.5
±
0.7
18.0
±
1.0*
2.0
±
0.8
22.5
±
1.1*
2.5
±
1.0
36.0
±
1.8*
4.0
±
1.3
50.0
±
2.5
5.0
±
1.5
80.0
±
4.0
8.0
±
1.5
最大
操作
频率
28.4兆赫
23.8兆赫
18.0兆赫
14.5兆赫
18.2兆赫
8.33兆赫
6.67兆赫
4.17兆赫
输入的限制
绝对
民
最大
操作
歌剧院。频率。
脉冲宽度
166.7兆赫
17.6纳秒
166.7兆赫
21.0纳秒
166.7兆赫
27.8纳秒
166.7兆赫
34.5纳秒
125.0兆赫
27.5纳秒
133.3兆赫
60.0纳秒
66.7兆赫
75.0纳秒
41.7兆赫
120.0纳秒
绝对
民
歌剧院。 P.W.
3.00纳秒
3.00纳秒
3.00纳秒
3.00纳秒
4.00纳秒
6.00纳秒
7.50纳秒
12.0纳秒
*参考TAP1输出总延迟;输入到TAP1 = 5.0ns
±
1.0ns
注： 0.75和8未显示的任何短线数字也可以。
1996
数据延时器
文档＃ 96005
12/2/96
数据延迟设备， INC 。
联系电话： 973-773-2299
传真： 973-773-9672
http://www.datadelay.com
2
3D7110
硅延迟线自动化测试
测试条件
输入：
环境温度：
25
o
C
±
3
o
C
电源电压（VCC ） ：
5.0V
±
0.1V
输入脉冲：
高= 3.0V
±
0.1V
低= 0.0V
±
0.1V
源阻抗：
50Ω最大。
上升/下降时间：
3.0 ns（最大值） 。 （测
0.6V和2.4V之间
)
脉冲宽度：
PW
IN
= 1.25×总
延迟
期限：
每
IN
= 2.5×总
延迟
输出：
R
负载
:
C
负载
:
门槛：
10K
±
10%
5pf
±
10%
1.5V （瑞星&下降）
设备
下
TEST
10K
5pf
数字
范围
470
电脑
系统
打印机
脉冲
发电机
OUT
TRIG
IN
设备下
被测件（DUT ）
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
OUT8
OUT9
OUT10
REF
IN
TRIG
数字示波器/
时间间隔计数器
图2 ：测试设置
注意：
上述条件是仅用于测试，并且不以任何方式限制该装置的操作。
每
IN
PW
IN
t
上升
输入
信号
2.4V
1.5V
0.6V
t
秋天
V
IH
2.4V
1.5V
0.6V
V
IL
t
PHL
t
PLH
产量
信号
1.5V
V
OH
1.5V
V
OL
图3 ：时序图
文档＃ 96005
12/2/96
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
5
QQ：2880707522 复制
