产品speci fi cation
PE3342
产品说明
百富勤的PE3342是一款高性能的整数N分频PLL与
能够频嵌入式EEPROM合成达
2700 MHz的速度等级选项，以3000兆赫。该
EEPROM允许设计者永久存储控制位，
允许自启动合成器轻松配置。该
该PE3342卓越的相位噪声性能，非常适合
应用，例如无线基站，固定无线，和
RF仪器系统。
该PE3342配有÷ 10月11日双模预分频器，
计数器和相位比较器，如图1所示。
计数器的值是可编程的，通过一个3线串行
界面。
该PE3342的UltraCMOS 锁相环是
在百富勤的专利超薄硅制造
（ UTSi ） CMOS工艺，提供优异的射频性能
随着经济一体化和传统的CMOS 。
2.7 GHz的整数N分频PLL
用现场可编程EEPROM
特点
现场可编程EEPROM用于自
启动应用程序
标准的2700 MHz运行，
3000 MHz的速度等级选项
÷ 10月11日双模预分频器
内置相位检测器
可编程串行
低功耗 20毫安在3 V
超低相位噪声
采用24引脚TSSOP和20引脚
4×4毫米QFN封装
图1.框图
F
in
F
in
ENH
E_WR
数据
时钟
串行
接口
MUX
增强
注册
(8-bit)
主
注册
(20-bit)
EE
注册
(20-bit)
预分频器
÷10/11
M计数器
÷2 ÷至512
13
20
次
注册
(20-bit)
相
探测器
PD_U
PD_D
20
6
20
LD
2k
6
CEXT
EEload
转让
逻辑
V
PP
S_WR
f
r
EESEL
FSEL
EEPROM
v计数器
÷ 1 ÷ 64
文档编号70-0091-03
│
www.psemi.com
2005 Peregrine半导体公司保留所有权利。
第17页1
PE3342
产品speci fi cation
图2.引脚配置（顶视图）
V
DD
GND
ENH
S_WR
数据
时钟
GND
FSEL
E_WR
1
2
3
4
5
6
24
23
22
21
20
19
图3.封装类型
24引脚TSSOP封装， 20引脚QFN封装
f
r
GND
EESEL
17
PD_U
PD_D
V
DD
DOUT
LD
EEload
CEXT
GND
F
in
S_WR
数据
时钟
FSEL
E_WR
1
2
3
4
5
20
19
18
16
PD_U
EESEL
ENH
V
DD
f
r
15
PD_D
V
DD
DOUT
LD
EEload
24引脚TSSOP
7
8
9
18
17
16
15
14
13
20引脚QFN
4x4mm
裸露焊盘
（底部）
14
13
12
11
V
PP
10
V
DD
11
F
in
12
表2.引脚说明
PIN号
TSSOP
1
2
3
20
PIN号
QFN
19
引脚名称
V
DD
GND
ENH
TYPE
（注1 ）
（注2 ）
输入
C
EXT
V
DD
V
PP
F
IN
F
INX
10
6
7
8
9
描述
电源输入。输入范围从2.85 V至3.15 V.绕过必需的。
地面上。
增强模式控制线。当置为低电平，增强的寄存器位
功能性。内部70 kΩ的上拉电阻。
辅助寄存器写输入。主寄存器的内容复制到
在S_WR上升沿二级注册。也用于控制串口操作
和EEPROM编程。
二进制串行数据输入。输入数据输入LSB （B
0
）第一。
串行时钟输入。数据的时钟串行到20位的主寄存器， 20位
EE注册，或8位寄存器增强对时钟的上升沿。还用
时钟EE注册数据从DOUT端。
地面上。
频率寄存器选择控制线。内部70 kΩ的上拉下拉电阻。
增强寄存器写使能。也可以作为一个串行端口控制线。
内部70 kΩ的上拉下拉电阻。
EEPROM的擦除/写入编程电压电源引脚。需要一个100pF的旁路
电容连接到GND 。
相同的引脚1 。
来自VCO预分频器输入。
预分频器的互补输入。一系列50
电阻和直流阻断
电容
应放置在尽可能靠近此引脚连接到地平面。
地面上。
PD_U和PD_D逻辑“非”通过一个片上， 2 kΩ的终止
系列
电阻器。
连接
EXT
到一个外部电容器将低通滤波器的输入
反相放大器用于驱动LD 。
串行数据端口，频率寄存器选择， EE注册并联控制线
装载和EEPROM编程。内部70 kΩ的上拉下拉电阻。
锁定检测输出，C的开漏逻辑反转
EXT
。当回路处于锁定状态，
LD是高阻抗;否则， LD是一个逻辑低电平。
4
5
6
7
8
9
10
11
12
13
14
15
16
17
1
2
3
S_WR
数据
时钟
GND
输入
输入
输入
（注2 ）
输入
输入
输入
（注1 ）
输入
输入
（注2 ）
产量
输入
输出， OD
4
5
6
7
8
9
FSEL
E_WR
V
PP
V
DD
F
in
F
in
GND
10
11
12
C
EXT
EEload
LD
2005 Peregrine半导体公司保留所有权利。
第17页2
文档编号70-0091-03
│
的UltraCMOS RFIC 解决方案
PE3342
产品speci fi cation
PIN号
TSSOP
18
19
20
21
22
23
24
PIN号
QFN
13
14
15
16
17
引脚名称
DOUT
V
DD
PD_D
PD_U
EESEL
GND
TYPE
产量
（注1 ）
产量
产量
输入
（注2 ）
输入
ENH 。
相同的引脚1 。
描述
数据输出功能。 Dout的定义与增强寄存器和使能
相位检测器的输出。 PD_D负脉冲时， FP导致FC 。
相位检测器的输出。 PD_U负脉冲时，导致FC FP 。
频率寄存器选择， EE注册并行装载和控制线
EEPROM编程。内部70 kΩ的
上拉电阻。
地面上。
参考频率输入。
18
f
r
注1 ：
V
DD
引脚1 ，图11，图19（ TSSOP）或销6 ， 14和19 （QFN ） ，通过二极管连接的，并且必须具有相同的正电压被提供
的水平。
2:
接地连接是通过暴露的焊盘进行。焊盘必须焊接到接地平面进行正确的操作。
表2.绝对最大额定值
符号
V
DD
V
I
T
英镑
表4. ESD额定值
单位
V
V
°C
参数/条件
电源电压
在任何数字电压
输入
储存温度
范围
民
–0.3
–0.3
–65
最大
+4.0
V
DD
+0.3
+85
符号
V
ESD
V
ESD
(V
PP
)
参数/条件
ESD电压人体
模型（注1 ）
ESD电压人体
模型（注1 ）
民
最大
1000
200
单位
V
V
注1 ：
周期性采样，而不是100 ％测试。每MIL-进行测试
STD- 883 ， M3015 C2
绝对最大额定值是那些价值
在上表中列出。超过这些值
可能会造成永久性损坏设备。
功能操作应被限制到
在DC和AC特性表的限制。
置身于绝对最大额定值
长时间可能会影响器件的可靠性。
表3.直流电气规格
静电放电（ ESD ）注意事项
在处理这个的UltraCMOS 器件，观察
你将与使用相同的注意事项
其他ESD敏感设备。虽然这个设备
包含电路，以保护其免受损坏，由于
ESD ，应采取预防措施，以避免
超过表4规定的额定值。
闭锁避免
符号
V
DD
T
A
参数/条件
电源电压
工作环境
温度范围
民
2.85
-40
最大
3.15
85
单位
V
°C
与传统的CMOS器件，的UltraCMOS
设备是免疫的闩锁。
文档编号70-0091-03
│
www.psemi.com
2005 Peregrine半导体公司保留所有权利。
第17页3
PE3342
产品speci fi cation
表5. DC特性
V
DD
= 3.0 V， -40°C <牛逼
A
< 85 ℃，除非另有说明
符号
预分频
数字输入： S_WR ，数据，时钟
V
IH
V
IL
I
IH
I
IL
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流
I
DD
参数
操作电源电流;
条件
V
DD
= 2.85至3.15 V
民
典型值
20
最大
30
单位
mA
V
DD
= 2.85至3.15 V
V
DD
= 2.85至3.15 V
V
IH
= V
DD
= 3.15 V
V
IL
= 0, V
DD
= 3.15 V
0.7× V
DD
0.3× V
DD
+1
-1
V
V
A
A
数字输入： ENH ， EESel （包含70 kΩ的上拉电阻）
V
IH
V
IL
I
IH
I
IL
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流
V
DD
= 2.85至3.15 V
V
DD
= 2.85至3.15 V
V
IH
= V
DD
= 3.15 V
V
IL
= 0, V
DD
= 3.15 V
-100
0.7× V
DD
0.3× V
DD
+1
V
V
A
A
数字输入： FSEL ， EELoad ， E_WR （包含70 kΩ的上拉下拉电阻）
V
IH
V
IL
I
IH
I
IL
高电平输入电压
低电平输入电压
高层次的输入电流
低电平输入电流
V
DD
= 2.85至3.15 V
V
DD
= 2.85至3.15 V
V
IH
= V
DD
= 3.15 V
V
IL
= 0, V
DD
= 3.15 V
-1
0.7× V
DD
0.3× V
DD
+100
V
V
A
A
EE存储器编程电压和电流： V
PP
, I
PP
V
PP
“写
V
PP
擦除
I
PP
“写
I
PP
擦除
EEPROM的写入电压
EEPROM擦除电压
EEPROM写周期电流
EEPROM擦除周期电流
-10
12.5
-8.5
30
V
V
mA
mA
参考分频器输入：F
r
I
国际卫生条例
I
ILR
高层次的输入电流
低电平输入电流
V
IH
= V
DD
= 3.15 V
V
IL
= 0, V
DD
= 3.15 V
-100
+100
A
A
计数器输出： Dout的
V
老
V
OHD
输出电压低
输出电压高
I
OUT
= 6毫安
I
OUT
= -3毫安
V
DD
- 0.4
0.4
V
V
锁定检测输出： （C
EXT
， LD ）
V
OLC
V
OHC
V
OLLD
输出电压低，C
EXT
输出电压高，C
EXT
输出电压低， LD
I
OUT
- 0.1毫安
I
OUT
= -0.1毫安
I
OUT
= 1毫安
V
DD
- 0.4
0.4
0.4
V
V
V
2005 Peregrine半导体公司保留所有权利。
第17页4
文档编号70-0091-03
│
的UltraCMOS RFIC 解决方案
PE3342
产品speci fi cation
表6. AC特性
V
DD
= 3.0 V， -40°C <牛逼
A
< 85 ℃，除非另有说明
符号
f
CLK
t
CLKH
t
CLKL
t
DSU
t
DHLD
t
PW
t
无缝线路
t
CE
t
WRC
t
EC
t
EESU
t
EEPW
t
VPP
参数
串行数据时钟频率
串行时钟高电平时间
串行时钟低电平时间
数据建立时间，时钟上升沿
时钟上升沿后数据保持时间
S_WR脉冲宽度
时钟上升沿到S_WR上升沿
时钟下降沿到E_WR过渡
S_WR下降沿到时钟上升沿
E_WR过渡到时钟上升沿
（注1 ）
条件
民
最大
10
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
控制接口和寄存器（见图4）
30
30
10
10
30
30
30
30
30
EEPROM的擦除/写程序（见图5 & 6 ）
EELoad上升沿到V
PP
上升沿
V
PP
脉冲宽度
V
PP
脉冲的上升和下降时间
（注2 ）
500
25
1
30
ms
s
主分频器（包括预分频器）
F
In
F
In
P
鳍
工作频率
工作频率
输入电平范围
速度等级选项（注3 ）
外部交流耦合
300
300
-5
2700
3000
5
兆赫
兆赫
DBM
主分频器（预分频器绕过）
F
In
P
鳍
工作频率
输入电平范围
（注4 ）
外部交流耦合（注4 ）
50
-5
270
5
兆赫
DBM
参考分频器
f
r
P
fr
相位检测器
f
c
比较频率
（注6 ）
20
兆赫
工作频率
参考输入功率（注4 ）
（注5 ）
单端输入
-2
100
兆赫
DBM
SSB相位噪声（F
in
= 1.3 GHz的，女
r
= 10 MHz时，女
c
= 1.25 MHz的低出生体重= 70 kHz时， V
DD
= 3.0 V，温度= -40°C
)
100 Hz的偏移
1 kHz偏置
注1 ：
注2 ：
注3 ：
注4 ：
-75
-85
dBc的/赫兹
dBc的/赫兹
f
CLK
在功能模式测试过程中被验证。的功能模式串行编程部分的时钟频率为10 MHz ，以验证F
CLK
特定连接的阳离子。
上升和下降的V时代
PP
编程电压脉冲必须大于1
s.
操作的最大次数可以通过使用一个特殊的速度等级选项被扩展到3.0千兆赫。请参阅表14
订购信息，订购信息。
CMOS逻辑电平可以被用来驱动器F
In
如果输入的直流耦合和预分频旁路模式下使用。电压输入需要的最小
0.5 Vp-p的。为了达到最佳的相位噪声性能，参考输入下降沿率要快于80毫伏/纳秒。没有最低
当在该模式操作中存在的频率上限。
注5 ：
注6 ：
CMOS逻辑电平可以被用来驱动参考输入，如果直流耦合。电压输入需要是最小的0.5 Vp-p的。为了达到最佳
相位噪声性能，参考输入下降沿率要快于80毫伏/纳秒。
参数只能通过特性保证，未经测试。
文档编号70-0091-03
│
www.psemi.com
2005 Peregrine半导体公司保留所有权利。
第17页5
QQ：2881677436 复制
