24LCS52
2K 2.2V我
2
C
串行EEPROM用软件写保护
特点
到2.2V单电源供电,工作下来
低功耗CMOS技术
- 1毫安典型工作电流
- 10 μA待机电流典型值5.5V
- 5 μA待机电流典型值3.0V
组织为256字节( 256 ×8)的单个块
对于低128字节的软件写保护
为整个阵列硬件写保护
2线串行接口总线,I
2
C兼容
在100kHz ( 2.2V )和400kHz ( 5V )的兼容性
自定时写周期(包括自动擦除)
多达16个字节页写缓存
3.5毫秒的典型的写周期时间为页写
- 100擦除/写周期保证
ESD保护>4,000V
数据保留和GT ; 200年
8引脚DIP , SOIC和TSSOP封装
可用于扩展级温度范围
- 商业( C) :
0 ° C至+ 70°C
- 工业级(I ) :
-40 ° C至+ 85°C
封装类型
PDIP / SOIC
A0
A1
A2
VSS
1
8
VCC
WP
SCL
SDA
24LCS52
2
3
4
7
6
5
TSSOP
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
24LCS52
描述
Microchip Technology Inc.的24LCS52是一个2K位
能操作的电可擦除的PROM
在较宽的电压范围( 2.2V至5.5V ) 。这
器件具有软件写保护功能的低
一半的阵列,以及一个外部引脚,可以是
用于写保护的整个阵列。该软件写
保护功能是通过发送设备spe-启用
CIAL命令,一旦该功能被启用,
它不能被逆转。除了软件提
TECT特征,有一个WP引脚可用于写
保护整个阵列中,而不管软
洁具写保护寄存器写入与否。这
允许系统设计者来保护无,一半或全部
阵列的,这取决于应用。该装置
被组织成256× 8位的存储的单个块
用2线串行接口。低电压设计per-
MITS操作下来到2.2伏的典型待机
和分别只有5 μA和1 mA工作电流。
该设备具有多达16个页面写功能
字节的数据。该装置的标准8-可用
脚DIP , 8引脚SOIC和TSSOP封装。
框图
A0 A1 A2
WP
高压发生器
软件写
保护区
(00h-7Fh)
标准
ARRAY
SDA ,SCL
VCC
VSS
写保护
电路
YDEC
SENSE AMP
R / W控制
I / O
控制
逻辑
内存
控制
逻辑
XDEC
I
2
C是飞利浦公司的商标。
1999 Microchip的技术公司
这种材料版权归其各自的制造商
DS21166E第1页
24LCS52
1.0
1.1
电动
特征
最大额定值*
表1-1:
名字
V
SS
SDA
SCL
V
CC
A0, A1, A2
WP
引脚功能表
功能
地
串行地址/数据I / O
串行时钟
+ 2.2V至5.5V电源
芯片选择
硬件写保护
V
CC
...................................................................................7.0V
所有输入和输出w.r.t. V
SS
............... -0.6V到V
CC
+1.0V
储存温度.....................................- 65 ° C至+ 150°C
环境温度。电源采用................- 65 ° C至+ 125°C
引线焊接温度( 10秒) ............. + 300℃
所有引脚的ESD保护............................................ 4千伏
*注意:
条件超过上述“绝对最大值”上市
可能对器件造成永久性损坏。这是一个压力额定
荷兰国际集团的设备仅运行在超过或任何
上述其他条件,在操作列表说明
本规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
表1-2:
DC特性
V
CC
= + 2.2V至+ 5.5V
参数
符号
V
IH
V
IL
V
HYS
V
OL
I
LI
I
LI
I
LO
C
IN
,
C
OUT
I
CC
写
I
CC
读
I
CCS
分钟。
.7 V
CC
.3 V
CC
—
.40
10
50
10
10
3
1
30
100
商业( C) :环境温度Tamb = 0°C至+ 70°C
产业
( I) :环境温度Tamb = -40 ° C至+ 85°C
马克斯。
单位
V
V
V
V
A
A
A
pF
mA
mA
A
A
条件
SCL和SDA引脚:
高电平输入电压
低电平输入电压
施密特触发器输入迟滞
低电平输出电压
输入漏电流
所有的I / O引脚
WP引脚
输出漏电流
引脚电容(所有输入/输出)
工作电流
待机电流
.05 V
CC
(注)
I
OL
= 3.0毫安, V
CC
= 2.5V
V
IN
= 0.1V至5.5V , WP = VSS
WP = V
CC
V
OUT
= 0.1V至5.5V
V
CC
= 5.0V (注)
环境温度Tamb = 25° C,F
CLK
= 1兆赫
V
CC
= 5.5V , SCL = 400千赫
V
CC
= 5.5V , SCL = 400千赫
V
CC
= 3.0V , SDA ,SCL = = V
CC
V
CC
= 5.5V , SDA ,SCL = = V
CC
WP = V
SS
A0, A1,A2 = V
SS
-10
-10
-10
—
—
—
—
注意:
此参数是周期性采样,而不是100 %测试。
图1-1:
总线时序START / STOP
V
HYS
SCL
T
SU
:
STA
SDA
T
HD
:
STA
T
SU
:
申通快递
开始
停止
DS21166E第2页
这种材料版权归其各自的制造商
1999 Microchip的技术公司
24LCS52
表1-3:
AC特性
VCC = 2.2-5.5V
STD模式
分钟。
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升时间
SDA和SCL下降时间
START条件保持时间
启动条件建立时间
数据输入保持时间
数据输入建立时间
停止条件的建立时间
时钟输出有效
总线空闲时间
F
CLK
T
高
T
低
T
R
T
F
T
HD
:
STA
T
SU
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
—
4000
4700
—
—
4000
4700
0
250
4000
—
4700
马克斯。
100
—
—
1000
300
—
—
—
—
—
3500
—
VCC = 4.5 - 5.5V
快速模式
分钟。
—
600
1300
—
—
600
600
0
100
600
—
1300
马克斯。
400
—
—
300
300
—
—
—
—
—
900
—
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
符号
单位
备注
(注1 )
(注1 )
在此之后的第一个科幻
产生时钟脉冲
仅与重复
启动条件
(注2 )
输出下降时间从V
IH
最低至V
IL
最大
输入滤波器尖峰抑制
( SDA和SCL引脚)
写周期时间
耐力
T
OF
T
SP
T
WR
—
—
—
1M
250
50
10
—
20 +0.1
CB
—
—
1M
250
50
10
—
ns
ns
(注2 )
时间总线必须是自由的
新传输之前
可以启动
(注1 ) , CB 100 pF的
(注3)
ms
字节和页模式
周期25 ° C,V
CC
= 5.0V ,座
模式(注4 )
注1 :未经过100%测试。 CB =在pF的总线上的总电容。
2 :作为发送器,器件必须提供内部最小延迟时间,以弥补未定义区域
(最低300纳秒) SCL的下降沿,以避免产生意外的启动或停止条件。
3:将合并
SP
和V
HYS
规格是由于新的施密特触发器输入,提供改进
噪声尖峰抑制。这省去了一个TI的特定网络连接的阳离子为标准操作。
4 :该参数没有进行测试,但性能可以保证。对于一个特定的应用程序中估计耐用性
阳离子,请咨询可在我们的网站上获得的总耐力模式。
图1-2:
总线时序数据
T
F
T
高
T
低
T
R
SCL
T
SU
:
STA
T
HD
:
STA
SDA
IN
T
SP
T
AA
SDA
OUT
T
HD
:
STA
T
AA
T
BUF
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
1999 Microchip的技术公司
这种材料版权归其各自的制造商
DS21166E第3页
24LCS52
2.0
功能说明
该24LCS52支持双向2线总线和
数据传输协议。发送数据的设备
在总线上是德网络定义为发送器,一个设备
接收数据的接收。该总线已被控制
由主器件产生串行时钟
( SCL ) ,控制总线访问,并产生
起始和停止条件,而24LCS52
作为从器件工作。主机和从机都能够为运营
发送器或接收器,但主设备阻止 -
矿山的模式被激活。
每次数据传输开始于一个启动条件
并终止了与停止条件。数
START和之间传送的数据的字节
停止条件由主器件决定
并且在理论上是无限的,虽然只有最后六
做写操作时,青少年将被保存。当
一个覆盖确实发生,将取代在一个科幻RST数据
先出的方式。
3.5
应答
3.0
总线特性
以下
总线协议
已被定义为:
数据传输,可以只启动,当公交车
不忙。
在数据传输,数据线必须保持
稳定,只要时钟线为高电平。变化
中时,数据线,时钟线为高电平,将
解释为启动或停止条件。
因此,以下总线条件已
定义(图3-1 ) 。
每个接收设备,被寻址的责任
生成各接收一个应答信号
字节。主器件必须产生一个额外的时钟
一个与此应答位相关的脉冲。
注意:
该24LCS52不产生任何
确认位,如果内部编程
铭周期正在进行中。
3.1
总线不忙( A)
数据和时钟线保持高电平。
3.2
启动数据传输( B)
应答器件必须拉低
在应答时钟脉冲在这样的SDA线
方式, SDA线是在高稳定低
期间应答相关的时钟脉冲。的
当然,建立和保持时间必须要考虑的
帐户。主器件必须信号数据的的结束
从站通过不产生应答位上的最后一个
字节已同步输出的奴隶。在这种情况下,
从机必须保持数据线为高电平,使
主机产生停止条件。
前高后SDA线同时从高到低的跳变
时钟( SCL )为高电平产生启动条件。所有
命令前面必须有一个起始条件。
3.6
设备寻址
3.3
停止数据传输( C)
从低到SDA线,而高的转换
时钟( SCL )为高电平产生停止条件。所有
操作必须以一个停止条件。
3.4
数据有效(D )
数据线的状态代表有效数据时,
后一个启动条件,数据线是稳定的
持续时间的时钟信号的高电平期间。
线上的数据必须在LOW改变
周期的时钟信号的。有每一个时钟脉冲的
数据位。
所述的控制字节是以下所接收的第一个字节
开始从主设备条件。所述第一部分
的控制字节由一个4位控制码
被设置为1010对正常读操作和写操作和
0110写入到写保护寄存器。控制
字节后跟三个片选位(A2 , A1 , A0 ) 。
片选位允许使用多达八个的
在同一总线上24LCS52设备和用于
确定哪个设备进行访问。芯片选择
在该控制字节的位必须对应于逻辑列弗
对ELS相应的A2 , A1和A0引脚为
设备的回应。该设备如果不承认
您尝试读取命令与控制代码集
到0110 。
图3-1:
(A)
SCL
数据传输序列对串行总线特性
(B)
(D)
(D)
(C)
(A)
SDA
开始
条件
地址或
应答
有效
数据
允许
要改变
停止
条件
DS21166E第4页
这种材料版权归其各自的制造商
1999 Microchip的技术公司