24LCS21A
1K 2.5V双模式I
2
C
串行EEPROM
产品特点：
到2.5V单电源供电，工作下来
完全实现DDC1 / DDC2
接口显示器identi网络阳离子，包括
恢复DDC1
低功耗CMOS技术：
- 1毫安典型工作电流
- 10
μA
待机电流，典型电压为5.5V
2线串行接口总线，I
2
C兼容
100千赫（ 2.5V ）和400 kHz （ 5V ）的兼容性
自定时写周期（包括自动擦除）
硬件写保护引脚
多达8个字节页写缓冲
百万次擦/写保证
数据保留和GT ; 200年
ESD保护> 4000V
8引脚PDIP和SOIC封装
可扩展工作温度范围：
- 商业（ C） ：
0 ° C至+ 70°C
- 工业级（I ） ：
-40 ° C至+ 70°C
封装类型
PDIP
NC
NC
WP
VSS
SOIC
NC
NC
WP
VSS
1
2
3
4
24LCS21A
8
7
6
5
VCC
VCLK
SCL
SDA
1
24LCS21A
2
3
4
8
7
6
5
VCC
VCLK
SCL
SDA
框图
WP
高压发生器
描述：
Microchip Technology Inc.的24LCS21A是
128 ×8位的双模电可擦除PROM 。
该器件是专为在应用程序中使用
需要存储和组态的串行传输
化和控制信息。两种操作模式
已经实施：发送-only模式和
双向模式。在上电时，该设备将
在发送仅模式时，发送一个串行比特流
从00h存储器阵列至7Fh ，主频由
VCLK引脚。在SCL的有效高电平到低电平的跳变
引脚将导致设备进入过渡模式
并查找在我有效的控制字节
2
C总线。如果
检测从主有效的控制字节，它会
切换到双向模式，以字节可选
读取使用的SCL存储器阵列的/写能力。
如果没有接收到控制字节，该装置将恢复至
它接收128 consec-后发送-only模式
utive VCLK脉冲，同时SCL引脚处于闲置状态。该
24LCS21A还使用户能够写保护
利用其写保护引脚整个存储器阵列。该
24LCS21A可在一个标准的8引脚PDIP和
SOIC封装，在商业和工业
温度范围。
DDC是视频电子标准副教授的商标。
I
2
C是飞利浦公司的商标。
I / O
控制
逻辑
内存
控制
逻辑
XDEC
EEPROM
ARRAY
页锁存器
SDA
SCL
YDEC
VCLK
V
CC
V
SS
SENSE AMP
R / W控制
引脚功能表
名字
WP
V
SS
SDA
SCL
VCLK
V
CC
NC
功能
写保护（低电平有效）
地
串行地址/数据I / O
串行时钟（双向模式）
串行时钟（发送-only模式）
+ 2.5V至5.5V电源
无连接
2005年Microchip的科技公司
DS21161G第1页
24LCS21A
1.0
电气特性
绝对最大额定值
()
V
CC
.............................................................................................................................................................................7.0V
所有输入和输出w.r.t. V
SS
......................................................................................................... -0.6V到V
CC
+1.0V
储存温度...............................................................................................................................-65°C至+ 150°C
环境温度与功耗应用................................................................................................-65°C至+ 125°C
所有引脚的ESD保护
......................................................................................................................................................≥
4千伏
注：上述“绝对最大额定值”，可能会造成永久性的损坏
该设备。这是一个额定值，设备的功能操作在这些或任何其他条件
超出本规范的业务列表显示不暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
表1-1：
DC特性
V
CC
= + 2.5V至5.5V
商业（ C） ：
T
A
=
工业级（I ） ：
T
A
=
符号
V
IH
V
IL
V
IH
V
IL
V
HYS
V
OL
1
V
OL
2
I
LI
I
LO
C
IN
, C
OUT
I
CC
写
I
CC
读
I
CCS
民
0.7 V
CC
—
2.0
—
.05 V
CC
—
—
—
—
—
—
—
—
—
0 ° C至+ 70°C
-40 ° C至+ 85°C
最大
—
0.3 V
CC
—
0.2 V
CC
—
0.4
0.6
±1
±1
10
3
1
30
100
单位
V
V
V
V
V
V
V
μA
μA
pF
mA
mA
μA
μA
V
CC
≥
2.7V
（注）
V
CC
＆ LT ; 2.7V
（注）
（注）
I
OL
= 3毫安， V
CC
= 2.5V
（注）
I
OL
= 6毫安， V
CC
= 2.5V
V
IN
= 0.1V至V
CC
V
OUT
= 0.1V至V
CC
V
CC
= 5.0V
（注）
T
A
= 25 ° C，F
CLK
= 1兆赫
V
CC
= 5.5V
V
CC
= 5.5V ， SCL = 400千赫
V
CC
= 3.0V ， SDA ，SCL = = V
CC
V
CC
= 5.5V ， SDA ，SCL = = V
CC
V
CLK
= V
SS
条件
DC特性
参数
SCL和SDA引脚：
高电平输入电压
低电平输入电压
输入电平VCLK引脚：
高电平输入电压
低电平输入电压
施密特触发器输入迟滞
低电平输出电压
低电平输出电压
输入漏电流
输出漏电流
引脚电容（所有输入/输出）
工作电流
待机电流
注意：
此参数是周期性采样，而不是100 ％测试。
DS21161G第2页
2005年Microchip的科技公司
24LCS21A
表1-2：
AC特性
符号
F
CLK
T
高
T
低
T
R
T
F
T
HD
:
STA
T
SU
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
VCC = 2.5-4.5V
标准模式
民
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升时间
SDA和SCL下降时间
START条件保持时间
启动条件建立时间
数据输入保持时间
数据输入建立时间
停止条件的建立时间
时钟输出有效
总线空闲时间
—
4000
4700
—
—
4000
4700
0
250
4000
—
4700
最大
100
—
—
1000
300
—
—
—
—
—
3500
—
VCC = 4.5 - 5.5V
快速模式
民
—
600
1300
—
—
600
600
0
100
600
—
1300
最大
400
—
—
300
300
—
—
—
—
—
900
—
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
备注
参数
（注1 ）
（注1 ）
在此之后的第一个科幻
产生时钟脉冲
仅与重复
启动条件
（注2 ）
T
OF
输出下降时间从V
IH
最低至V
IL
最大
输入滤波器尖峰抑制牛逼
SP
（ SDA和SCL引脚）
写周期时间
T
WR
发送-only模式参数
输出VCLK有效
T
VAA
VCLK高时间
T
VHIGH
VCLK低电平时间
T
VLOW
VCLK建立时间
T
VHST
VCLK保持时间
T
SPVL
模式转变时
T
VHZ
发射只有电时间T
VPU
输入滤波器尖峰抑制牛逼
SPV
（ VCLK引脚）
耐力
—
注1 ：
2:
3:
4:
—
—
—
—
4000
4700
0
4000
—
0
—
1M
250
50
10
2000
—
—
—
—
1000
—
100
—
20 + 0.1
C
B
—
—
—
600
1300
0
600
—
0
—
1M
250
50
10
1000
—
—
—
—
500
—
100
—
ns
ns
ms
ns
ns
ns
ns
ns
ns
ns
ns
（注2 ）
时间总线必须是自由的
新传输之前
可以启动
（注1 ） ，
C
B
≤
100 pF的
（注3）
字节和页模式
周期25 ° C，V
CC
= 5.0V ，座
模式
（注4 ）
未经100％测试。
B
=在pF的总线上的总电容。
作为发送器，器件必须提供内部最小延迟时间，以弥补理解过程把网络定义区域
（最低300纳秒） SCL的下降沿，以避免产生意外的启动或停止条件。
合并牛逼
SP
和V
HYS
规格有因施密特触发器输入，其提供噪音和
尖峰抑制。这省去了为T
I
特定网络阳离子标准操作。
该参数没有进行测试，但性能可以保证。对于一个具体的估计耐用
应用程序，请参考这可以从我们的网站上获得的Total Endurance模型。
2005年Microchip的科技公司
DS21161G第3页
24LCS21A
2.0
功能说明
该24LCS21A的设计符合对DDC
标准提出的VESA
（图3-3）与
不同的是它不ACCESS总线能。时运行
在两种模式下阿泰，发射-only模式和
双向模式。有一个单独的2线协议
支持的每个模式中，每一个都具有一个独立的时钟
输入，但是通过一条公共数据线（SDA） 。该
设备进入上电时的发送-only模式。
在这种模式下，该设备发送到SDA数据位
销以响应于所述VCLK引脚的时钟信号。该
设备将保持在此模式下，直到一个有效的高到低
过渡放置在SCL输入。当一个有效的
在SCL过渡认可，该设备将切换
进入双向模式，并查找其控制字节
由主站发送。如果它检测到它的控制字节，它
将留在双向模式。否则，将
恢复到发送-only模式它看到128后
VCLK脉冲。
它被初始化之前的有效数据被发送的
发送-only模式（第
2.2 “初始化亲
cedure “）。
在此模式下，数据在SDA发送
销中的8位的字节，每个字节后面的第九，
零位（图2-1 ） 。时钟源和Transmit
仅设置在VCLK引脚模式下，与一个数据位
是该引脚上的上升沿输出。中的8位
每个字节首先传输最高位。
在存储器阵列中的每个字节将在输出
序列。经过地址7Fh的存储器阵列中的
传输时，内部地址指针将包裹
绕到第一个存储器位置（ 00h）时，继续。
双向模式时钟（ SCL）引脚必须保持
高该设备保留在发送仅
模式。
2.2
初始化程序
2.1
发送-only模式
该设备将在发送-only模式在上电时
地址00H 。该模式支持一个单向
2线协议的连续传输
存储器阵列的内容。该设备要求
经过V
CC
稳定后，该设备将在横贯
MIT -only模式。在VCLK引脚九个时钟周期
必须考虑到该设备为它执行内部
同步控制器。在此期间， SDA引脚将
在一个高阻抗状态。上的上升沿
第十个时钟周期，器件将输出的第一个有效
数据位，它会在地址最显著位
00H 。 （图2-2 ） 。
图2-1：
SCL
发送-only模式
T
VAA
SDA
T
VAA
空位
第1位（ LSB ）
第1位（ MSB ）
第7位
VCLK
T
VHIGH
T
VLOW
图2-2：
V
CC
SCL
设备初始化
T
VAA
高阻抗为9个时钟周期
T
VPU
T
VAA
8位
第7位
SDA
VCLK
1
2
8
9
10
11
DS21161G第4页
2005年Microchip的科技公司
24LCS21A
3.0
双向模式
前24LCS21A可以切换到
双向模式（图3-1 ） ，则必须输入转录
习得模式，这是通过施加有效高电平至完成
在双向模式的时钟（ SCL）低电平的转换。
一旦它进入过渡模式，它会寻找一个反面
控制字节，
‘1010 000X’
在我
2
C总线，并开始
指望VCLK脉冲。任何高向低转换
SCL线将重新计数。如果它看到一个脉冲计数
128对VCLK在SCL线处于空闲状态，它会恢复
回到发送-only模式和传输及其中
开始在地址的最高位帐篷
00H 。然而，如果它检测到I控制字节
2
C
公交车， （图3-2） ，将切换到双向模式。
一旦该装置已取得过渡到双向
tional模式，设备切换回的唯一途径
发送- Only模式是从切断电源
装置。模式转换过程中详细示出
图3-3 。
一旦设备已经切换成双向
模式中， VCLK输入被忽略，与
不同的是一个逻辑高电平的是为了使
写能力。该模式支持一个两线
双向数据传输协议（我
2
C ） 。在这
协议的设备发送总线上的数据是德网络斯内德
为发射机和接收数据的装置
从总线是德音响定义为接收器。在一定的总线
由生成的主设备进行控制
双向模式时钟（ SCL），控制访问
总线并产生起始和停止条件，而
在24LCS21A充当奴隶。主，
奴隶可以作为发送器或接收器，但
主器件决定采取何种工作模式。在
在双向模式下， 24LCS21A只响应
为设备命令
‘1010 000X’.
图3-1：
模式
SCL
WITH RECOVERY模式转移到发送-only模式
和Transmit
只
双向
TVHZ
恢复发送-only模式
（以00H数据MSB ）
SDA
VCLK数=
VCLK
1
2
3
4
127 128
Bit8
图3-2：
和Transmit
唯一模式
模式
SCL
SDA
VCLK数=
VCLK
成功模式过渡到双向模式
有可能的过渡模式，返回到发送-only模式
双向
永久
S
1
2
n
0
1
0
1
0
0
0
0
0
确认
< 128
2005年Microchip的科技公司
DS21161G第5页
QQ：2880707522 复制
