不建议用于新设计 -
请使用24LC01SC或24LC02SC 。
24C01SC/24C02SC
1K / 2K 5.0V我
2
C
串行EEPROM智能卡
产品特点：
ISO 7816标准焊盘位置
低功耗CMOS技术
- 1毫安典型工作电流
- 10
A
待机电流典型值5.5V
组织为128个字节（ 128 ×8 ），单块
或256个字节（256 ×8）
2线串行接口总线，I
2
C兼容
100 kHz和400 kHz的兼容性
自定时写周期（包括自动擦除）
多达8个字节页写缓存
2毫秒典型的写周期时间为页写
ESD保护> 4千伏
百万东/西循环保证
数据保留和GT ; 200年
可用于扩展级温度范围
- 商业（ C） ：
0 ° C至+ 70°C
芯片版图
V
SS
V
CC
SDA
DC
SCL
框图
高压发生器
I / O
控制
逻辑
内存
控制
逻辑
XDEC
EEPROM
ARRAY
页锁存器
描述：
Microchip Technology Inc.的24C01SC和
24C02SC是1K位和2K位电可擦除
PROM的与焊垫位置的智能优化
卡应用。该设备被组织成一个
用一个128× 8位或256× 8位的存储单块
两线串行接口。该24C01SC和24C02SC
也有多达8个字节的数据页，写能力。
SDA
SCL
YDEC
V
CC
V
SS
SENSE AMP
R / W控制
I
2
C是飞利浦公司的商标。
2004年Microchip的科技公司
DS21170E第1页
24C01SC/24C02SC
1.0
电气特性
绝对最大额定值
()
V
CC
.............................................................................................................................................................................7.0V
所有输入和输出w.r.t. V
SS
........................................................................................................ -0.6V到V
CC
+ 1.0V
储存温度...............................................................................................................................-65°C至+ 150°C
环境温度与功耗应用................................................................................................-40°C至+ 125°C
所有垫ESD保护
......................................................................................................................................................≥4
kV
注：上述“绝对最大额定值”，可能会造成永久性损坏
装置。这是一个额定值，器件运行在超过或任何其他条件
本说明书中的操作列表表示是不是暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
表1-1：
DC特性
V
CC
= + 4.5V至+ 5.5V商业（ C） ：T已
A
= 0 ° C至+ 70°C
符号
V
IH
V
IL
V
HYS
分钟。
.7 V
CC
—
.05 V
CC
马克斯。
—
.3 V
CC
—
单位
—
V
V
V
A
A
pF
mA
mA
A
（注1 ）
I
OL
= 3.0毫安， V
CC
= 4.5V
V
IN
= .1V至5.5V
V
OUT
= .1V至5.5V
V
CC
= 5.0V
（注1 ）
T
A
= 25 ° C，F
CLK
= 1兆赫
V
CC
= 5.5V
VCC = 5.5V ， SCL = 400千赫
V
CC
= 5.5V ， SDA ，SCL = = V
CC
条件
DC特性
参数
SCL和SDA垫：
高电平输入电压
低电平输入电压
施密特触发器的滞后
输入
低电平输出电压
输入漏电流（SCL）
输出漏电流（SDA）
引脚电容（所有输入/输出）
—
.40
V
OL
I
LI
-10
10
I
LO
-10
10
C
IN
,
—
10
C
OUT
工作电流
I
CC
写
—
3
I
CC
读
—
1
待机电流
I
CCS
—
100
注1 ：
此参数是周期性采样，而不是100 ％测试。
图1-1：
总线时序START / STOP
V
HYS
SCL
T
SU
:
STA
SDA
T
HD
:
STA
T
SU
:
申通快递
S
馅饼
S
顶部
DS21170E第2页
2004年Microchip的科技公司
24C01SC/24C02SC
表1-2：
AC特性
符号
F
CLK
T
高
T
低
T
R
T
F
T
HD
:
STA
T
SU
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
分钟。
—
600
1300
—
—
600
600
0
100
600
—
1300
马克斯。
400
—
—
300
300
—
—
—
—
—
900
—
单位
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
备注
参数
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升时间
SDA和SCL下降时间
START条件保持时间
启动条件建立时间
数据输入保持时间
数据输入建立时间
停止条件的建立时间
时钟输出有效
总线空闲时间
（注1 ）
（注1 ）
在此期限之后的第一个时钟
产生的脉冲
仅与重复
启动条件
（注2 ）
输出下降时间从V
IH
最低至V
IL
最大
输入滤波器尖峰抑制
（ SDA和SCL引脚）
写周期时间
耐力
注1 ：
2:
3:
4:
T
OF
T
SP
T
WR
—
20 + 0.1
CB
—
—
1M
250
50
10
—
ns
ns
ms
周期
（注2 ）
时间总线必须是自由的
之前，一个新的传输
开始
（注1 ） ，
CB
=
100 pF的
（注3）
字节和页模式
25 ° C， VCC = 5V ，块模式
（注4 ）
未经100％测试。 CB =在pF的总线上的总电容。
作为发送器，器件必须提供内部最小延迟时间，以弥补理解过程把网络定义区域
（最低300纳秒） SCL的下降沿，以避免产生意外的启动或停止条件。
合并牛逼
SP
和V
HYS
规格是由于新的施密特触发器输入，提供改进
噪声尖峰抑制。这省去了一个TI的特定网络连接的阳离子为标准操作。
该参数没有进行测试，但性能可以保证。对于一个具体的估计耐用
应用程序，请查阅Total Endurance
可从Microchip网站获得的模型
从www.microchip.com 。
图1-2：
总线时序数据
T
F
T
高
T
低
T
R
SCL
T
SU
:
STA
SDA
IN
T
HD
:
STA
T
SP
T
AA
SDA
OUT
T
HD
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
2004年Microchip的科技公司
DS21170E第3页
24C01SC/24C02SC
2.0
功能说明
3.4
数据有效（D ）
该24C01SC / 02SC支持双向双线
总线和数据传输协议。一种设备，
将数据发送到总线上被定义为发送器，
接收数据的器件作为接收器。该总线必须
由主设备产生的控制
串行时钟（ SCL ） ，控制总线访问，并
产生的启动和停止条件，而
24C01SC / 02SC作为从器件工作。主机和从机
可以作为发送器或接收器，但由主操作
设备确定哪种模式被激活。
数据线的状态代表有效数据时，
后一个启动条件，数据线是稳定的
持续时间的时钟信号的高电平期间。
线上的数据必须在LOW改变
周期的时钟信号的。有每一个时钟脉冲的
数据位。
每次数据传输开始于一个启动条件，
终止一个停止条件。的数量
Start和Stop之间传输的数据字节
条件是由主设备来确定，并且
理论上无限的，虽然只在最后16将
做写操作时存储。当一个
重写发生，它将取代在第一中的第一数据
过时。
3.0
总线特性
下面的总线协议已经去网络定义：
数据传输，可以只启动，当公交车
不忙。
在数据传输，数据线必须保持
稳定，只要时钟线为高。变化
时，数据线，时钟线为高电平时将
解释为启动或停止条件。
因此，以下总线条件已
定义（图3-1 ） 。
3.5
应答
每个接收设备，被寻址的责任
生成各接收一个应答信号
字节。主器件必须产生一个额外的时钟
一个与此应答位相关的脉冲。
注意：
该24C01SC / 02SC不产生
任何应答位，如果内部
编程周期正在进行中。
3.1
总线不忙（ A）
数据和时钟线保持高电平。
3.2
启动数据传输（ B）
SDA线在时钟的高电平到低电平的跳变
（ SCL）为高决定了启动条件。所有
命令前面必须有一个起始条件。
3.3
停止数据传输（ C）
应答器件必须拉低
在应答时钟脉冲在这样的SDA线
方式， SDA线是在高稳定低
期间应答相关的时钟脉冲。的
当然，建立和保持时间必须要考虑的
帐户。主器件必须信号数据的的结束
从站通过不产生应答位上的最后一个
字节已同步输出的奴隶。在这
情况下，从设备必须保持数据线为高电平，使
主机产生停止条件。
SDA线在时钟的低到高的转变
（ SCL ）为高电平产生停止条件。所有
操作必须以一个停止条件。
图3-1：
(A)
SCL
(B)
数据传输序列串行总线上
(D)
(D)
(C)
(A)
SDA
开始
条件
地址或
应答
有效
数据
允许
要改变
停止
条件
DS21170E第4页
2004年Microchip的科技公司
24C01SC/24C02SC
3.6
从机地址
4.0
4.1
写操作
字节写
产生一个启动条件，总线主机后反
MITS从机地址由4位器件代码
（ 1010 ）为24C01SC / 02SC ，接着是三个“不
“位。
从机地址的第8位决定主
设备要读取或写入24C01SC / 02SC
（图3-2 ） 。
该24C01SC / 02SC监视总线以其corre-
应的从机地址的所有时间。它产生的
应答位，如果从机地址是真实的，它是
不是在编程模式。
手术
读
写
控制
CODE
1010
1010
芯片
SELECT
xxx
xxx
读/写
1
0
下面从主启动信号，设备
码（4位）中，“不关心”位（ 3位） ，和读/写
位，这是一个逻辑低电平时，被放置在总线上的由
主发送器。这将指示被寻址的
从接收器与一个字地址字节
跟从它在产生一个应答位
第九个时钟周期。因此，下一个字节和Transmit
泰德由主是字地址，将
写入到24C01SC / 02SC的地址指针。
接收陆续从应答信号
24C01SC / 02SC ，主设备将发送
数据字被写入到被寻址的存储器
位置。该24C01SC / 02SC再次确认
而主器件产生停止条件。这
启动内部写周期，并且在这段时间内
24C01SC / 02SC不会产生应答信号
（图4-1 ） 。
图3-2：
开始
控制字节
分配
读/写
4.2
页写
从机地址
读/写
A
1
0
1
0
x
x
x
X =无关
写入控制字节，字地址和所述第一数据
字节在同一传输到24C01SC / 02SC
方式为一个字节写操作。但产生代替的停止
状态，主设备发送多达8个数据字节到
该24C01SC / 02SC ，其暂时存储在
片上页缓冲器，将被写入到
主内存后发送停止条件
化。在收到每一个字后，三下
为了地址指针位内部加
1 。高阶音响已经字地址的位
保持恒定。如果主机就发出更多
超过八个字之前产生停止条件，
地址计数器将翻转，先前
接收到的数据将被覆盖。与字节写
操作中，一旦接收到停止条件的
内部写周期将开始（图4-2） 。
注意：
页写操作仅限于书面形式
在单个物理页内的字节，
无论字节数的实际
被写入。物理页边界
起始于整数的地址多
页面缓冲区大小的普莱斯（或“页大小” ）
并最终在那是整数地址
倍数[页大小 - 1 ] 。如果页写
命令试图跨越写
物理页面边界，结果是
数据绕回到年初
当前页面（覆盖数据
预先存储，而不是在那里） ，
写入到下一个页面可能是
的预期。因此，对于必要的
应用软件，以防止页写
这将试图越过一个操作
页边界。
2004年Microchip的科技公司
DS21170E第5页
QQ：2881677436 复制
