24AA16
16K 1.8V我
2
C
串行EEPROM
特点
到1.8V单电源供电，工作下来
低功耗CMOS技术
- 1毫安典型工作电流
- 10
待机电流典型值5.5V
- 3
待机电流典型值1.8V
组织为256字节（ 8 ×256× 8）的8个块
2线串行接口总线，I
2
C
兼容
施密特触发器，网络过滤的输入噪声suppres-
锡永
输出斜率控制以消除接地反弹
100千赫（ 1.8V）和400 kHz （ 5V ）的兼容性
自定时写周期（包括自动擦除）
多达16个字节页写缓存
2毫秒典型的写周期时间为页写
硬件写保护的整个存储器
可作为串行ROM操作
ESD保护＆ GT ; 4,000V
千万擦除/写周期保证
数据保留和GT ; 200年
8引脚DIP ， 8引脚或14引脚SOIC封装
可用于扩展级温度范围
- 商业（ C） ：
0 ° C至+ 70
°
C
- 工业级（I ） ：
-40
°
C至+ 85
°
C
封装类型
PDIP
A0
A1
A2
V
SS
1
2
3
4
24AA16
8
7
6
5
V
CC
WP
SCL
SDA
8-lead
SOIC
A0
A1
A2
1
2
3
4
24AA16
8
7
6
5
V
CC
WP
SCL
SDA
V
SS
14引脚SOIC
NC
A0
A1
NC
A2
V
SS
NC
1
2
3
4
5
6
7
14
13
12
11
10
9
8
NC
V
CC
WP
NC
SCL
SDA
NC
24AA16
描述
Microchip Technology Inc.的24AA16是1.8伏16K
位电可擦除PROM 。该装置是奥尔加
认列作为具有2- 8块的256× 8位的存储
线串行接口。低电压设计允许能操作
ATION下降到1.8伏待机电流和工作电流
只有3
A和1毫安分别。该24AA16还
具有最多16个字节数据的页面写能力。
该24AA16可在标准的8引脚DIP和
8引脚和14引脚表面贴装SOIC封装
老少皆宜。
框图
WP
高压发生器
I / O
控制
逻辑
内存
控制
逻辑
XDEC
EEPROM
ARRAY
页锁存器
SDA
SCL
YDEC
V
CC
V
SS
I
2
C是飞利浦公司的商标。
SENSE AMP
R / W控制
1996年Microchip的科技公司
DS21054E第1页
本文档与FrameMaker的4 0 4创建
24AA16
1.0
1.1
电气特性
最大额定值*
表1-1：
名字
V
SS
SDA
SCL
WP
V
CC
A0, A1, A2
引脚功能表
功能
地
串行地址/数据I / O
串行时钟
写保护输入
+ 1.8V至5.5V电源
无内部连接
V
CC
...................................................................................7.0V
所有输入和输出w.r.t. V
SS .................
-0.6V到V
CC
+1.0V
存储温度..................................... -65 ° C至+ 150°C
环境温度。与施加的功率................ -65C至+ 125C
引线焊接温度（ 10秒） ............. + 300℃
所有引脚的ESD保护
..................................................≥
4千伏
*注意：
条件超过上述“绝对最大值”上市
可能对器件造成永久性损坏。这是一个压力额定
荷兰国际集团的设备仅运行在超过或任何
上述其他条件，在操作列表说明
本规范是不是暗示。暴露在绝对最大额定值
长时间可能会影响器件的可靠性条件
表1-2：
DC特性
V
CC
= 1.8V至+ 5.5V
商业（ C） ：环境温度Tamb = 0°C至+ 70°C
工业级（I ） ：
TAMB = -40
°
C至+ 85
°
C
参数
符号
民
典型值
最大
单位
V
V
V
V
A
A
pF
mA
mA
mA
mA
A
A
A
条件
WP ， SCL和SDA引脚：
高电平输入电压
V
IH
.7 V
CC
—
低电平输入电压
V
IL
—
.3 V
CC
施密特触发器输入迟滞
V
HYS
.05 V
CC
—
低电平输出电压
V
OL
—
.40
-10
10
输入漏电流
I
LI
输出漏电流
I
LO
-10
10
引脚电容
C
IN
,
—
10
（所有输入/输出
C
OUT
3
—
工作电流
I
CC
写
—
—
0.5
—
1
—
—
I
CC
读
—
0.05
—
待机电流
I
CCS
—
—
100
—
—
30
—
3
—
注：此参数是周期性采样，而不是100 ％测试。
（注）
I
OL
= 3.0毫安， V
CC
= 1.8V
V
IN
= .1V到V
CC
V
OUT
= .1V到V
CC
V
CC
= 5.0V （注1 ）
环境温度Tamb = 25° C，F
CLK
= 1兆赫
V
CC
= 5.5V ， SCL = 400千赫
V
CC
= 1.8V ， SCL = 100千赫
V
CC
= 5.5V ， SCL = 400千赫
V
CC
= 1.8V ， SCL = 100千赫
V
CC
= 5.5V ， SDA ，SCL = = V
CC
V
CC
= 3.0V ， SDA ，SCL = = V
CC
V
CC
= 1.8V ， SDA ，SCL = = V
CC
图1-1：
总线时序START / STOP
V
HYS
SCL
T
SU
:
STA
T
HD
:
STA
T
SU
:
申通快递
SDA
开始
停止
DS21054E第2页
1996年Microchip的科技公司
24AA16
表1-3：
AC特性
标准
模式
民
时钟频率
时钟高电平时间
时钟低电平时间
SDA和SCL上升时间
SDA和SCL下降时间
启动条件保持
时间
启动条件的设置
时间
数据输入保持时间
数据输入建立时间
停止条件建立
时间
时钟输出有效
总线空闲时间
F
CLK
T
高
T
低
T
R
T
F
T
HD
:
STA
T
SU
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
—
4000
4700
—
—
4000
4700
0
250
4000
—
4700
最大
100
—
—
1000
300
—
—
—
—
—
3500
—
V
CC
= 4.5-5.5V
快速模式
民
—
600
1300
—
—
600
600
0
100
600
—
1300
最大
400
—
—
300
300
—
—
—
—
—
900
—
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（注2 ）
时间总线必须是自由的
新传输之前
可以启动
（注1 ） ，C
B
≤
100 pF的
（注3）
参数
符号
单位
备注
（注1 ）
（注1 ）
在此之后的第一个科幻
产生时钟脉冲
仅与重复
启动条件
输出下降时间从V
IH
分钟到V
IL
最大
输入滤波器尖峰suppres-
锡永（ SDA和SCL引脚）
写周期时间
耐力
T
OF
T
SP
T
WR
—
—
—
—
10M
250
50
10
—
20 +0.1
C
B
—
—
10M
250
50
10
—
ns
ns
ms
字节和页模式
25次
°
C， VCC = 5.0V ，座
模式（注4 ）
注1 ：未经过100％测试。
B
=在pF的总线上的总电容。
2 ：作为发送器，器件必须提供内部最小延迟时间，以弥补理解过程把网络定义区域
（最低300纳秒） SCL的下降沿，避免START意外发生或停止条件
3：将合并
SP
和V
HYS
=特定网络阳离子是由于新的施密特触发器输入，提供改进
噪声和尖峰脉冲抑制。这省去了为T
I
特定网络阳离子标准操作。
4 ：该参数没有进行测试，但性能可以保证。对于一个特定的应用程序估计耐用性
阳离子，请咨询可在我们的BBS或网站获得的总耐力模式。
图1-2：
总线时序数据
T
F
T
高
T
低
T
R
SCL
T
SU
:
STA
T
HD
:
STA
SDA
IN
T
HD
:
DAT
T
SP
T
AA
T
SU
:
DAT
T
SU
:
申通快递
T
AA
SDA
OUT
T
HD
:
STA
T
BUF
1996年Microchip的科技公司
DS21054E第3页
24AA16
2.0
功能说明
3.4
数据有效（D ）
该24AA16支持双向2线总线和
数据传输协议。发送数据的设备
在总线上是德网络定义为发送器，一个设备
接收数据的接收。该总线已被控制
由主器件产生串行时钟
（ SCL ） ，控制总线访问，并产生
起始和停止条件，而24AA16作品
作为从站。在这两方面，主站和从站可以作为传输操作
米特或接收器，但由主器件决定
该模式被激活。
数据线的状态代表有效数据时，
后一个启动条件，数据线是稳定的
持续时间的时钟信号的高电平期间。
线上的数据必须在LOW改变
周期的时钟信号的。有每一个时钟脉冲的
数据位。
每次数据传输开始于一个启动条件
并终止了与停止条件。数
START和之间传送的数据的字节
停止条件由主器件决定
并且在理论上是无限的，虽然只在最后16
做写操作时将被保存。当一个
覆盖确实发生，将取代在第一个连接一个连接的第一个数据
过时。
3.0
总线特性
以下
总线协议
已经去连接定义：
当总线数据传输，可以只启动
不忙。
在数据传输，数据线必须保持
稳定，只要时钟线为高电平。变化
中时，数据线，时钟线为高电平，将
解释为启动或停止条件。
因此，以下总线条件已
德网络定义（图3-1 ） 。
3.5
应答
每个接收设备，被寻址的责任
生成各接收一个应答信号
字节。主器件必须产生一个额外的时钟
一个与此应答位相关的脉冲。
注意：
该24AA16不产生任何
确认位，如果内部编程
铭周期正在进行中。
3.1
总线不忙（ A）
数据和时钟线保持高电平。
3.2
启动数据传输（ B）
前高后SDA线同时从高到低的跳变
时钟（ SCL ）为高电平产生启动条件。所有
命令前面必须有一个起始条件。
3.3
停止数据传输（ C）
从低到SDA线，而高的转换
时钟（ SCL ）为高电平产生停止条件。所有
操作必须以一个停止条件。
应答的器件，具有拉下
在应答时钟脉冲在这样的SDA线
方式， SDA线是在高稳定低
期间应答相关的时钟脉冲。的
当然，建立和保持时间必须要考虑的
帐户。主器件必须信号数据的的结束
从站通过不产生应答位上的最后一个
字节已同步输出的奴隶。在这
情况下，从设备必须保持数据线为高电平，使
主机产生停止条件。
图3-1：
SCL
(A)
(B)
数据传输序列串行总线上
(D)
(D)
(C)
(A)
SDA
开始
条件
地址或
应答
有效
数据
允许
要改变
停止
条件
DS21054E第4页
1996年Microchip的科技公司
QQ：2881677436 复制
