24AA014/24LC014

我1K

2

C

串行EEPROM

器件选型表

部分

数

24AA014

24LC014

V

CC

范围

最大

时钟

(1)

封装类型

温度。

范围

I

I

PDIP ， MSOP

A0

A1

A2

V

SS

1

2

3

4

8

7

6

5

V

CC

WP

SCL

A0

A1

A2

SOIC ， TSSOP

1

2

3

4

8

7

6

5

V

CC

WP

SCL

SDA

1.8V - 5.5V 400千赫

2.5V - 5.5V

400千赫

注1 ：

100千赫V

CC

＆ LT ; 2.5V

SDA V

SS

产品特点：

至1.8V单电源供电，工作下来

低功耗CMOS技术：

- 1毫安典型工作电流

- 1

μA

待机电流，典型电压为5.5V

组织为128个字节（ 128 ×8 ），单块

为整个阵列硬件写保护

2线串行接口总线，I

2

C兼容

100 kHz和400 kHz时钟的兼容性

多达16个字节页写缓冲

自定时写周期（包括自动擦除）

5毫秒最大。写周期时间

地址线，可实现对公交车8设备

百万次擦/写

ESD保护＆ GT ; 4,000V

数据保留和GT ; 200年

8引脚PDIP ， SOIC ， TSSOP ， DFN和MSOP

套餐

可扩展工作温度范围：

- 工业级（I ） ：

-40 ° C至

+85°C

A0 1

A1 2

A2 3

V

SS

4

DFN

8 V

CC

7 WP

6 SCL

5 SDA

框图

A0 A1 A2

WP

高压发生器

内存

控制

逻辑

I / O

控制

逻辑

XDEC

EEPROM

ARRAY

SDA ，SCL

V

CC

V

SS

写保护

电路

YDEC

感测放大器。

R / W控制

描述：

Microchip Technology Inc.的24AA014 / 24LC014是

1千位串行电可擦除PROM与操作

和灰下降到1.8V 。该设备被组织成一个单一的

128× 8位存储器与2线串行接口模块

脸上。低电流设计，允许与典型操作

待机和仅1工作电流

μA

和1 mA ，

分别。该装置具有一个页面写能力的

最多16个字节的数据。功能性地址线允许

多达八个24AA014 / 24LC014的连接

多达8千位的连续在同一总线上的设备

EEPROM存储器。该装置是在现有的

标准的8引脚PDIP ， 8引脚SOIC （ 150万） ， TSSOP ， 2×3

DFN和MSOP封装。

引脚功能表

名字

V

SS

SDA

SCL

V

CC

A0, A1, A2

WP

地

串行数据

串行时钟

电源

芯片选择

硬件写保护

功能

2005年Microchip的科技公司

DS21809C第1页

24AA014/24LC014

1.0

电气特性

绝对最大额定值

()

V

CC

.............................................................................................................................................................................6.5V

所有输入和输出w.r.t. V

SS

......................................................................................................... -0.6V到V

CC

+1.0V

储存温度...............................................................................................................................-65°C至+ 150°C

环境温度与功耗应用................................................................................................-65°C至+ 125°C

所有引脚的ESD保护

......................................................................................................................................................≥

4千伏

注：上述“绝对最大额定值”，可能会造成永久性损坏

装置。这只是额定和器件运行在超过或任何其他条件超出上述

本说明书中的操作列表表示是不是暗示。暴露在绝对最大额定值条件

长时间可能会影响器件的可靠性。

表1-1：

DC特性

V

CC

= + 1.8V至+ 5.5V

工业级（I ） ：T已

A

= -40 ° C至+ 85°C

符号

V

IH

V

IL

V

HYS

V

OL

I

LI

I

LO

C

IN

, C

OUT

I

CC

读

I

CC

写

I

CCS

分钟。

0.7 V

CC

—

0.05 V

CC

—

—

—

—

—

—

—

马克斯。

—

0.3 V

CC

—

0.40

±1

±1

10

1

3

1

单位

V

V

V

V

μΑ

μA

pF

mA

mA

μA

（注1 ）

I

OL

= 3.0毫安， V

CC

= 4.5V

I

OL

= 2.1毫安， V

CC

= 2.5V

V

IN

= V

SS

或V

CC

， WP = VSS

V

OUT

= V

SS

或V

CC

V

CC

= 5.0V

（注1 ）

T

A

= 25 ° C，F = 1兆赫

V

CC

= 5.5V ， SCL = 400千赫

V

CC

= 5.5V

V

CC

= 5.5V ， SDA ，SCL = = V

CC

WP = V

SS

A0， A1，A2 = V

SS

条件

所有参数均适用于

规定的工作范围，除非

另有说明。

参数

SCL和SDA引脚：

高电平输入电压

低电平输入电压

施密特触发器输入迟滞

低电平输出电压

输入漏电流

输出漏电流

引脚电容（所有输入/输出）

工作电流

待机电流

注1 ：

此参数是周期性采样，而不是100 ％测试。

DS21809C第2页

2005年Microchip的科技公司

24AA014/24LC014

表1-2：

AC特性

VCC = 1.8V至5.5V

工业级（I ） ：T已

A

= -40 ° C至+ 85°C

所有参数均适用于特定网络版

操作范围，除非另有说明。

参数

时钟频率

时钟高电平时间

时钟低电平时间

SDA和SCL上升时间

SDA和SCL下降时间

START条件保持时间

启动条件建立时间

数据输入保持时间

数据输入建立时间

停止条件的建立时间

时钟输出有效

总线空闲时间

VCC = 1.8V - 5.5V的Vcc = 2.5V - 5.5V

STD模式

快速模式

符号

分钟。

F

CLK

T

高

T

低

T

R

T

F

T

HD

:

STA

T

SU

:

STA

T

HD

:

DAT

T

SU

:

DAT

T

SU

:

申通快递

T

AA

T

BUF

—

4000

4700

—

—

4000

4700

0

250

4000

—

4700

马克斯。

100

—

—

1000

300

—

—

—

—

—

3500

—

分钟。

—

600

1300

—

—

600

600

0

100

600

—

1300

马克斯。

400

—

—

300

300

—

—

—

—

—

900

—

单位

千赫

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

备注

（注1 ）

（注1 ）

在此之后，在第一

产生时钟脉冲

仅与重复

启动条件

（注2 ）

T

OF

—

250

20 +0.1

250

ns

输出下降时间从V

IH

最低至V

IL

最大

C

B

—

50

—

50

ns

（注3）

输入滤波器尖峰抑制牛逼

SP

（ SDA和SCL引脚）

—

5

—

5

MS字节或页模式

写周期时间

T

WC

耐力

1M

—

1M

—

循环25 ℃，

（注4 ）

注1 ：

未经100％测试。

B

=在pF的总线上的总电容。

2:

作为发送器，器件必须提供内部最小延迟时间，以弥补理解过程把网络定义区域

（最低300纳秒） SCL的下降沿，以避免产生意外的启动或停止条件。

3:

合并牛逼

SP

和V

HYS

规格有因施密特触发器输入，提供改进

噪声尖峰抑制。这省去了一个TI的特定网络连接的阳离子为标准操作。

4:

该参数没有进行测试，但性能可以保证。对于一个具体的估计耐用

应用程序，请参阅可从Microchip网站下载的Total Endurance模型

网站www.microchip.com 。

（注2 ）

时间总线必须是自由的

新传输之前

可以启动

（注1 ） ，

C

B

≤

100 pF的

图1-1：

总线时序数据

T

F

T

高

T

R

SCL

T

SU

:

STA

T

低

T

HD

:

DAT

T

SU

:

DAT

T

SU

:

申通快递

SDA

IN

T

SP

T

HD

:

STA

T

BUF

T

AA

SDA

OUT

2005年Microchip的科技公司

DS21809C第3页

24AA014/24LC014

2.0

2.1

引脚说明

SDA串行数据

3.0

功能说明

这是一种用于传输地址的双向引脚

和数据移入和移出器件。这是一个漏极开路

终奌站。因此，SDA总线需要一个上拉

电阻TO V

CC

（典型值10 kΩ的100千赫， 2千欧的

400千赫） 。

在正常传输数据SDA被允许仅改变

在SCL为低电平。在SCL为高电平变化

用于指示启动和停止条件保留。

该24AA014 / 24LC014支持双向， 2线

总线和数据传输协议。一种设备，

将数据发送到总线上被定义为发送器，

接收数据的器件作为接收器。该总线必须

由产生串行主设备控制

时钟（ SCL ） ，控制总线访问，并产生

在启动和停止条件，而24AA014 /

24LC014作为从器件工作。主机和从机可以

作为发送器或接收器，但由主

设备确定哪种模式被激活。

2.2

SCL串行时钟

SCL输入用于同步的数据传输

和从设备。

2.3

A0, A1, A2

上的输入A0 ，A1和A2的水平进行比较

与从器件地址中的相应位。该

芯片被选择，如果比较结果为true 。

多达八个24AA014 / 24LC014设备可以是

通过使用不同的芯片连接到相同的总线

选位进行组合。这些输入必须是

连接在V

CC

或V

SS

.

2.4

WP

WP是硬件写保护引脚。它必须连接到

V

CC

或V

SS

。如果连接到V

CC

，硬件写保护

被使能。如果WP引脚连接到V

SS

硬件

写保护被禁用。

2.5

噪声保护

该24AA014 / 24LC014采用了V

CC

门槛

即禁止内部擦除检测电路/写

逻辑如果在V

CC

低于1.5伏的标称条件。

SCL和SDA输入有施密特触发器和

这抑制噪声尖峰，以保证滤波电路

即使是在嘈杂的公交器件正常工作。

DS21809C第4页

2005年Microchip的科技公司

24AA014/24LC014

4.0

总线特性

以下

总线协议

已被定义为：

数据传输，可以只启动，当公交车

不忙。

在数据传输，数据线必须保持

稳定，只要时钟线为高。变化

时，数据线，时钟线为高电平时将

解释为启动或停止条件。

因此，以下总线条件已

德网络定义（图4-1 ） 。

线上的数据必须在LOW改变

周期的时钟信号的。有每一个数据位

时钟脉冲。

每次数据传输开始于一个启动条件，

终止一个停止条件。的数量

Start和Stop之间传输的数据字节

条件是由主设备来确定，并且，

从理论上说，无限的，但只有最后16将

做写操作时被存储。当过

写操作发生时，它会取代先入先出的数据

时尚。

4.1

总线不忙（ A）

4.5

应答

数据和时钟线保持高电平。

4.2

启动数据传输（ B）

每个接收设备，被寻址的要求

生成各接收一个应答信号

字节。主器件必须产生一个额外的时钟

一个与此应答位相关的脉冲。

注意：

该24AA014 / 24LC014不产生

任何应答位，如果内部

编程周期正在进行中。

SDA线在时钟的高电平到低电平的跳变

（ SCL）为高决定了启动条件。所有

命令前面必须有一个起始条件。

4.3

停止数据传输（ C）

SDA线在时钟的低到高的转变

（ SCL ）为高电平产生停止条件。所有

操作必须以一个停止条件。

4.4

数据有效（D ）

数据线的状态代表有效数据时，

后一个启动条件，数据线是稳定的

持续时间的时钟信号的高电平期间。

应答器件必须拉低

在应答时钟脉冲在这样的SDA线

方式， SDA线是在高稳定低

期间应答时钟脉冲。的

当然，建立和保持时间必须要考虑的

帐户。主器件必须信号数据的的结束

从站通过不产生应答位上的最后一个

字节已同步输出的奴隶。在这种情况下，

从机必须保持数据线为高电平，使

主机产生停止条件（图4-2） 。

图4-1：

SCL

(A)

(B)

数据传输序列对串行总线特性

(C)

(D)

(C)

(A)

SDA

开始

条件

地址或

应答

有效

数据

允许

要改变

停止

条件

图4-2：

确认时序

应答

位

SCL

1

2

3

4

5

6

7

8

9

1

2

3

SDA

从发射数据

发送器必须释放SDA线在这一点上，允许

接收器将SDA线拉低承认

先前的8位数据。

从发射数据

接收器必须释放SDA线

点，使发送器能够继续

发送数据。

2005年Microchip的科技公司

DS21809C第5页