接口的Am29PL160到
摩托罗拉的Coldfire
TM
处理器
应用说明
-XO \\ ????
7KH IROORZLQJ GRFXPHQW UHIHUV WR 6SDQVLRQ PHPRU \\ SURGXFWV WKDW DUH QRZ RIIHUHG ê \\ ERWK $ GYDQFHG
0LFUR设备SNMP DQG ） XMLWVX ？ $ OWKRXJK WKH GRFXPHQW LV PDUNHG ZLWK WKH QDPH RI WKH FRPSDQ \\ WKDW RULJ ？
LQDOO \\ GHYHORSHG WKH VSHFLILFDWLRQ ？ WKHVH SURGXFWV ZLOO EH RIIHUHG WR FXVWRPHUV RI ERWK 0美元“ DQG
） XMLWVX ？
规格连续性
7KHUH LV QR FKDQJH WR WKLV GRFXPHQW DV UHVXOW RI RIIHULQJ WKH GHYLFH DV 6SDQVLRQ SURGXFW ？ $ Q \\
FKDQJHV WKDW KDYH EHHQ PDGH DUH WKH UHVXOW RI QRUPDO GRFXPHQWDWLRQ LPSURYHPHQWV DQG DUH QRWHG
LQ WKH GRFXPHQW UHYLVLRQ VXPPDU \\ ？ ZKHUH VXSSRUWHG ？ ） XWXUH URXWLQH UHYLVLRQV ZLOO RFFXU ZKHQ DSSUR ？
SULDWH ？ DQG FKDQJHV ZLOO EH QRWHG LQ UHYLVLRQ VXPPDU \\ ？
订购零件编号的连续性
0美元“ DQG ） XMLWVX FRQWLQXH WR VXSSRUW H [ LVWLQJ SDUW QXPEHUV EHJLQQLQJ ZLWK $ P' DQG 0 ％ 0' ？ 7R RUGHU
WKHVH SURGXFWV ？ SOHDVH XVH RQO \\ WKH 2UGHULQJ 3DUW 1XPEHUV OLVWHG LQ WKLV GRFXPHQW ？
欲了解更多信息
3OHDVH FRQWDFW \\ RXU ORFDO 0美元“ RU ） XMLWVX VDOHV RIILFH IRU DGGLWLRQDO LQIRUPDWLRQ DERXW 6SDQVLRQ
PHPRU \\ VROXWLRQV ？
公开号
22277
调整
A
修订
0
发行日期
1998年11月1日
接口的Am29PL160到摩托罗拉
的ColdFire
处理器
应用说明
本应用笔记介绍了一个可能的接口BE-
补间摩托罗拉的ColdFire处理器和
Am29PL160页模式闪存设备。设计泌尿道感染
lizes等待状态发生器断言一个TA （ AC-转移
知识）信号来终止总线读周期。
网页模式界面概述
在页模式的控制器（图1中标记为PMC）的
由一个单一的逻辑功能块，在具有两个
功能：第一，比较传入的地址政
erning闪存读取请求，二是产生
等待状态的视适当数量
访问的类型（访问是否离开
当前页面） 。
页模式阅读的优势
操作
该AM29PL160页面模式的设备允许更高
通过减小闪光的性能的系统操作
从一个典型的70纳秒的随机存取时间比降低
25纳秒的同一页阅读。通过设计一种“智能” IN-
处理器和闪存的系统之间terface ，
同一个页面可以读取从减少aggre-受益
门的访问时间。
该Am29PL160具有75毫微秒的初始接入时间（在
内的100pF的负载） ，并且后续访问
同一页是在25纳秒（一个页面被定义为一个存储器
区域由Flash地址支配位A3 - A19 ） 。从而
最初读需要1个或多个等待状态（默认
待处理的总线频率） ，并顺序访问
需要较少的等待状态（同样，这取决于
对频率）。
知道处理器的总线频率，再
等待状态的初始和连续quired数
读访问可以计算出来。
本文介绍了一个33 MHz的总线速度接口
面（具有保守的定时） ，如粗体表1中。
MCF5307
A3 A19
TA ＃
R / W ＃
OE ＃
CSX
RST0#
BCLK0
A0 A19
Am29PL160
PMC
TA
读/写
OE
CS
RESET
CLK
WE＃
OE ＃
CE＃
RESET＃
图1 。
页面模式控制器系统接口
表1中。
频率周期
（兆赫）
（纳秒）
16
25
33
40
66
90
62.5
40
30.3
25
15.2
11.1
可能的总线时序
理想的公交车
读周期
计时
1-0-0-0
2-0-0-0
3-0-0-0
3-0-0-0
5-2-2-2
7-3-3-3
保守的公交车
读周期时序
（ 10 ％保证金）
1-0-0-0
2-0-0-0
3-1-1-1
4-1-1-1
6-3-3-3
8-3-3-3
处理器和闪存之间的PMC接口
装置中，与地址信号和控制信号被监视
由PMC作为输入。的唯一断言输出
PMC是TA信号，表明完成
读传输周期。在MCF5307处理器将举行
总线直到TA信号的状态被置位，显
naling读传输周期的结束。
页面模式控制器操作
PMC的功能被分为两部分：第一，
它必须检测和锁存输入的地址格局
为了确定是否从闪存读取时发生
内的当前页面的地址。由于页面定义
通过A19管辖由A3任意内存地址（ A0
通过A 2定义页面中的特定的字） ，它可以
检测页面转换时的任何地址位
A3至A19变化对后续的读周期。该
对PMC的地址比较器子电路（见图
2）实现此目的的检测机制。
8-8
出版＃
22277
启：
A
Amendment/0
发行日期：
1998年11月
A3 A19
IDIFF
TA
IAWS
地址
比较
等待状态
发电机
CLK
RESET
OE
RW
CS
iAWSGen
图2中。
页面模式控制器框图
仅当选择为只读闪存器件有源
ING 。
根据一个页面过渡是否是DE-
tected ，在PMC必须断言适当数量的
等待状态。定在所述的3-1-1-1读出定时
表1中，如果对PMC检测到一个页面转换，就必须
断言的至少3个等待状态，以满足70纳秒
该PL160设备的初始读取访问时间。如果没有转录
习得被检测到，它必须断言只有1个等待状态。
在等待了PMC的状态发生器子电路（见
图2 ）执行等待状态的断言。
下面的地址比较小的块（ LA-
贝莱德iAWSGen ）负责生产的间
nalsignalnamedi AW S（ whichstandsfor
AreWeSure ？ ） 。这个信号是一个逻辑组合
在OE （输出使能） ， RW （读/写） ，和CS
（片选）信号。该IAWS信号被认定neg-
ative每当在OE和CS信号为低，并且
RW信号为高电平。这个信号提供了一个内部烯
abling信号给其他的逻辑功能，使它们
页面模式控制器VHDL描述
整个PMC的接口设计和测试
使用VHDL语言，它提供了一种规范，它是eas-
随手测试，模拟，并利用软件合成
工具。通过提供这种税务局局长的VHDL表示
扣器，它可以很容易地集成到现有的FPGA CON-
制器或ASIC 。
所有的VHDL代码显示在固定的字体格式，
关键字加粗。
地址比较器的设计
下面的文本显示了AD- VHDL代码
打扮比较块。
- 地址比较器的PL接口的Coldfire处理器
- AMD公司版权所有1998年
图书馆
IEEE ;
利用
ieee.std_logic_1164.all;
实体
AddressComparitor
is
端口（
CLK ， RESET ：
in
STD_LOGIC ;
ADDIN ：
in
std_logic_vector(16
downto
0);
DIFF ：
OUT
STD_LOGIC ） ;
结束
AddressComparitor ;
架构
行为
of
AddressComparitor
is
接口的Am29PL160到摩托罗拉的Coldfire
处理器
8-9
- PrevAddress存放将在最后的ADDRES
- 时钟事件
信号
PrevAddress ： std_logic_vector （ 16
downto
0);
开始
ADDCOMP ：
过程（ CLK ，
RESET ， ADDIN ）
开始
if
（RESET ='0' ）
然后
PrevAddress < = "00000000000000000" ; - 明确的内部暂存器
ELSIF
rising_edge （CLK）
然后
if
（ ADDIN = PrevAddress ）
然后
DIFF < ='1' ;
- 不要断言DIFF如果地址匹配
其他
DIFF < = ' 0 ';
END IF;
PrevAddress < = ADDIN ;
END IF;
结束进程;
结束
行为;
- 结束代码
- 保存当前地址为下一次
描述地址比较的代码是非常
简单。比较接受3的输入信号：一
时钟，复位信号，和一个输入地址（17
线）。即将离任的（或驱动）的信号被称为DIFF ，
它被置为低电平时的当前地址
不匹配的以前的地址。该PrevAd-
裙信号用于强制此存储元件
实体（所以以前的地址被保存在上升
每个时钟的上升沿） 。
在每个输入时钟，当前的地址和
以前的地址进行比较。如果它们是相同的
（这意味着该系统被访问同一页）
然后将输出信号DIFF是驱动高，所指示的
页面击中。如果地址中任意一个比特不同，则DIFF显
最终被拉低，表示一个页面小姐。
注意：
由于MCF5307将举行总线的状态，直到
TA信号的断言，它不以锁存两者所需的
当前状态以及所述总线的先前状态。只
闩锁的一组地址，所述合成电路是
节省了超过17个触发器。
当复位信号为低电平时，国家
地址锁存器将被清除为全零。这
将迫使第一闪存读取周期是正常CON-
由3等待状态的时序紧张。
等待状态发生器的设计
等待状态发生器包括一个简单的状态
机器和解码状态方程。它的特点是
独热编码的设计，它提供了一个高
高速接口在系统中可能有高间
通过最小化的复杂性连接的延迟
下一个状态的解码电路。
气泡图的状态机设计中显示
在图3中，包括七个有效状态：等待
状态，这是默认的状态， 4过渡态（以
申请的等待状态） ，和2断言状态，其中
TA信号被拉低。
8-10
接口的Am29PL160到摩托罗拉的Coldfire
处理器
RESET=“0”
@ELSE
等候
TA
DIFF =“1”和
AWS=“0”
@ELSE
DIFF =“0”与
AWS=“0”
OneWait
TA
@ELSE
@ELSE
WaitState1
TA
AWS =“0”
AWS =“0”
断言TA1
！ TA
WaitState2
TA
AssertTA2
！ TA
AWS =“0”
AWS =“0”
WaitState3
TA
网络连接gure 3 。
等待状态发生器气泡图
牢固插入低，或当AWS信号保持为高电平。
这保证了状态机总是在
等待状态时的闪光灯在非访问
连续的总线周期（以防止该状态机
从申请等待状态的错号码） 。
下面的文本显示的的VHDL表示
等待状态发生器。
从等待状态，等待状态发生器将EI-
疗法应用一个或3个等待状态，根据不同的
在DIFF输入信号的逻辑电平。状态转换
通过AWS输入信号将被覆盖，从而使
状态机将只切换状态时的
AWS的信号为低（这是为了防止机器
施加的等待状态，而在页面模式的设备不
该系统被访问） 。本机将重置
在等待状态时的RESET输入AS-i
- 等待状态发生器的PL
接口的ColdFire处理器
- AMD公司版权所有1998年
图书馆
IEEE ;
利用
ieee.std_logic_1164.all;
实体
WaitStateGenerator
is
端口（
CLK ， AWS ， DIFF ， RESET ：
in
STD_LOGIC ;
TA ：
OUT
STD_LOGIC ） ;
结束
WaitStateGenerator ;
架构
行为
of
状态等待
StateGenerator
is
- 国家机器采用独热
编码
- 最小化互连延迟
亚型
国
is
std_logic_vector(6
downto
0);
不变
AssertTA1 ：状态： =
"0000001";
接口的Am29PL160到摩托罗拉的Coldfire
处理器
8-11
QQ：2880707522 复制
