3.0伏只突发模式
闪存技术
技术背景
2003年7月
以下文献是指现在由两个高级提供Spansion存储产品
AMD和富士通。虽然该文档被标记与orig-公司的名称
inally开发的规范，这些产品将提供给AMD和客户
富士通。
规格连续性
没有改变本文件提供的设备作为Spansion公司产品的结果。任何
已经作出的变化是正常的文档改进的结果，并指出
在文档的修订概要，其中支持。 appro-时会产生未来的例行修订
priate ，并更改将记录在修订摘要。
订购零件编号的连续性
AMD和富士通继续支持“AM”和“ MBM ”开头的现有部件号。要订购
这些产品，请只使用本文档中列出的订购部件号。
欲了解更多信息
请联系您当地的AMD和富士通的销售办事处关于Spansion公司其他信息
内存解决方案。
公开号
22250
调整
A
修订
0
发行日期
1998年10月1日
2
3.0伏只突发模式技术背景
介绍
AMD的技术领先的闪存，开发出了新一代的高
性能的单电源闪存设备。该Am29BL162C设备是
第一个突发模式低电压闪存来自AMD设备。该设备允许读访问
倍快18纳秒，而执行读，编程，和仅使用一个擦除操作
单2.7伏电源。该器件提供所有AMD的业界的功能
标准的2.7伏，只Am29LVxxx设备基本上更快的访问时间，使其
低功耗，高性能应用的理想选择。此外，这种设备是5
伏的I / O宽容，允许其在5伏系统可以很容易地使用。的突发模式界面
该Am29BL162C的设计与业界领先的微处理器输入
制造商，简化了设计过程的系统设计。
以下是该Am29BL162C特色鲜明的简要列表：
t
18 ns的突发访问时间
t
65 ns的最初访问时间
t
2.7 V至3.6 V器件V
CC
工作范围
t
5 VI / O宽容的数据，地址和控制信号
t
32字的线性突发序列
t
每个部门最少百万编程/擦除周期保证
有关功能的完整列表，操作说明和规格见出版物
号码22142 （ Am29BL162C数据表） 。
在一个典型的嵌入式应用中，存储器系统可包含DRAM的代码
执行和Flash的控制代码存储。该控制码通常是由下载
闪光灯和从DRAM的执行以利用更快的优点读取的访问时间
DRAM 。随着Am29BL162C的快速数据访问，需要对这个影子是DRAM
在许多情况下消除，代码可以直接从快闪存储器中执行。这
允许CPU的读周期最大化，并且通过降低整个系统的成本
消除冗余的DRAM 。
此外，今天的许多系统仍然在混合电压下工作。这是由于，在部分地
5.0伏的设备，必须在电路板上使用，诸如ASIC ，处理器等。由于这些
设备通常控制系统的数据和地址总线，系统总线必须在5.0操作
伏。为了对接这些总线到低电压存储器装置，电压转换
必须被设计到系统中翻译的较高的系统总线电压降低到较低的
电压由存储器设备的耐受性。该Am29BL162C有5伏的I / O和控制信号
3.0伏只突发模式技术背景
3
容差，从而使直流 - 直流转换器不再需要。这导致整体降低
系统的成本。
框图
在内部， Am29BL162C设计具有相同的领先设计为传统
29LVxxx系列器件，具有一些额外的读控制逻辑。这个阅读控制逻辑
被修改，以使闪光装置提供无缝突发接口，并允许18纳秒
突发访问时间。这个额外的逻辑并入突发状态控制器和
在下面的框图猝发地址计数器块。
IND ＃
IND ＃缓冲区
RY / BY ＃
擦除电压
发电机
输入/输出
缓冲器
DQ0
–
DQ15
V
CC
V
SS
RY / BY ＃
卜FF器
WE＃
RESET＃
状态
控制
命令
注册
编程电压
发电机
芯片使能
OUTPUT ENABLE
逻辑
数据
LATCH
CE＃
OE ＃
y解码器
V
CC
探测器
LBA ＃
BAA ＃
CLK
BURST
状态
控制
地址锁存
Y型GATING
定时器
BURST
地址
计数器
A0, A1
X解码器
细胞矩阵
A0–A19
图1. Am29BL162C框图
4
3.0伏只突发模式技术背景
读操作
该Am29BL162C意志力，在一个“同步阅读”操作模式。在这种模式下，
该装置的运作就像一个传统的闪存器件（ Am29LVxxx ） ，并且只支持
异步，随机读取，不能同步突发读取。为了支持突发读取时，
Am29BL162C必须付诸半身像模式，通过写突发使能命令
序列。要退出突发模式下，设备必须给予突发禁用命令
序列。
随机读操作
在异步模式中的Am29BL162C具有用于两个控制功能
得到的数据输出。 CE＃应当用于设备的选择。 OE＃为输出控制
并且应当用于栅极的数据到输出引脚被选择的设备后。
突发模式读操作
为了在突发模式下进行操作，另外三个控制销已被添加。这些
控制引脚允许方便地实现以最小的胶水广泛的微处理器
逻辑实现高性能的突发读取能力。这些额外的引脚如下：
负载突发地址（LBA ＃ ） ，突发地址提前（ BAA ＃ ）和时钟（CLK） 。
突发模式读操作是同步操作依赖时钟的上升沿。
微处理器或微控制器仅提供的初始地址。所有后续
地址被自动地由该装置在随后的时钟的上升沿产生
周期由断言BAA ＃信号。
猝发读周期由一个地址段和相应的数据相。在
地址阶段，负载突发地址（ LBA ＃ ）引脚必须保持为低电平一个时钟周期。在
CLK的上升沿，起动脉冲串地址被装入内部猝发地址
计数器。
在数据阶段期间，第一脉冲串数据是可用的初始接入时间后（叔
加
）从
CLK的上升沿。对于后续的突发数据，积极突发地址进展（ BAA ＃ ）
而CLK的上升沿将增加计数器和供应剩余的数据
在指定的突发访问时间相应的序列（叔
BACC
） 。数据流将
只要BAA ＃引脚被断言提供。
在图2的时序图说明这个突发模式操作。
QQ：2880707522 复制
