义隆
SC300和
义隆
SC310设备“
ISA总线异常
应用说明
义隆 SC300和lanSC310微控制器“ ISA总线有几个异常应该是
占设计与ISA设备的系统的时候。这是相当简单的设计围绕这些
问题，他们都不应该使用ISA总线停止设计师。使用ROM的访问
ROMCS和DOSCS也在这里讨论，因为它们都受一些在ISA中的异常。
ISA时钟速度
在ISA周期从一个9.2兆赫的时钟，定时哪
比典型的ISA总线时钟速度稍快（约
8.3兆赫） 。因此，产生了对ISA周期
lanSC300和SC310微控制器会稍微
较典型的ISA周期更快。
目标设备，以确定哪个字节的数据的
总线是活动的。
对于DOSCS ，还有另一种方式来访问
光盘具有一个16位的周期。设置索引寄存器51H位
1将强制所有访问的DOSCS信号出现
用一个16位的数据总线，和MEMCS16不需要
被认定。在访问中没有替代方法
在ROMCS信号16位。
当以快的速度运行，同时ROMCS和
DOSCS信号需要MEMCS16在10回
纳秒内产生的片选后
lanSC300和SC310设备。由于引脚延时
倍，这可能是必要的前返回MEMCS16
在SA信号出来的芯片。由于这不是
可能的话，建议不要让16位
存取ROMCS如果它被编程为快速AC-
塞斯。快速循环到DOSCS仍然可以被用作一个16位
如果它们设置寄存器位访问（指数51H
第1位） ，而不是由MEMCS16 。
摘要：
不要做快ROMCS或DOSCS AC-
正如事实在16位，如果依靠MEMCS16信号
被退回。仅使用慢速ROMCS或DOSCS与
MEMCS16 。该设计仍然可以使用快速DOSCS 16
如果它是使用变址寄存器代替实施位
的MEMCS16 。
FAST ROM周期问题
ROM中可被访问或者在慢（ ISA总线）
速度或快速（ CPU时钟）速度通过设置位在
索引寄存器B3H和B8H 。缓慢的循环使用
9.2兆赫的ISA时钟，并且使用ISA定时兼容。
快速循环使用CPU时钟，它可以是如
快33兆赫。这些快速ROM周期违反ISA
时序规范。这快于ISA周期创造收益
ficial对系统的性能和可接受的
ROM设备，因为设计人员可以使用非常快的ROM
和Flash芯片（ 70纳秒或更快的部分） 。
可能出现的，因为快ROM周期的问题
ROM共享与ISA总线信号。地址
总线（ SA23 ：0），数据总线（ SD15 ：0），命令（ MEMR
和MEMW ） ，和16位的信号（ MEMCS16 ）被用于
由两个ROM和ISA设备。
设计者应了解以下问题和
避免他们在他们的系统设计。
看到的ISA总线速度快的命令
ROM采用ISA总线命令（ MEMR和
MEMW ） 。在快速模式下，它们出现比ISA更快的时序
英格斯允许。设计者应该注意，任何ISA
在设计的设备不会有这些存在的问题
快捷命令。注意， ISA设备不会被响应
cessed用快速的命令，它会只看到他们
发生在ROM存取。
MEMCS16和IOCS16保持时间
该MEMCS16和/或IOCS16保持时间变为
使用该做的16位的ISA设备时，问题的MEM
内存或I / O传输和系统做的8位ROM快
周期。的问题是， MEMCS16和/或
IOCS16信号仍然可以通过ISA设备断言
在的ROM存取的开始，并且在芯片的意志
试做的16位访问的ROM应该是8位。
由于ROM的访问是定时关闭CPU时钟，它
一个有效的16位结束后，就可以开始一个CPU时钟
ISA的访问。在33 MHz的CPU时钟频率，这是少
超过30纳秒，因为垫延迟（获取显
的NAL芯片外），这是小于在ISA规范。如果
MEMCS16和/或IOCS16仍旧维持在低
通过ISA设备时的水平ROM的访问开始，
ROM的访问将是16位。
出版＃
20747
启：
A
Amendment/0
发行时间：10月
1996
MEMCS16返回时间
MEMCS16是一个ISA设备可以断言的信号
发送信号给lanSC300和SC310的设备，它
可以用一个16位数据总线可以访问的，而不是
默认的8位之一。该lanSC300和SC310微
控制器使用MEMCS16为ISA周期以及用于
ROMCS和DOSCS访问。当MEMCS16是
产生的lanSC300和SC310设备将
允许一个16位周期。 SBHE和SA0被解码
本文件包含有关正在开发的产品，在Advanced Micro Devices公司的信息。信息
旨在帮助您评估该产品。 AMD保留对本建议修改权利或停止工作
产品，恕不另行通知。
摘要：
如果系统设计需要一个16位的ISA
设备和快速8位ROM存取时， MEMCS16
和/或IOCS16信号必须变得比非活动少
在ISA周期结束后30纳秒。这不会是
一个问题，如果在系统设计中不使用的16位的ISA
设备，或者如果系统设计没有实现快
ROM周期。
ISA主设备ISSUE
ISA主所使用，其能够ISA设备
接管总线和将数据传送到与从
其它设备，而无需CPU的参与。不是所有的
ISA设备能够主控模式。
该lanSC300和SC310设备不支持
ISA主设备，因为没有掌握好脚
上的芯片。因此，只有ISA设备不
需要主控模式操作应选择
系统设计。
BALE
BALE是ISA地址锁存使能信号。它被用来
由器件锁存在LA23 ： 17条地址线。这些
LA地址线未在lanSC300锁存和
SC310设备，因此不积极举办为整个
ISA周期。贝尔和的LA23 ： 17个信号可
在lanSC300和SC310单片机引脚
最大的ISA模式。由于SA23 ： 0地址线
已经锁存在lanSC300和SC310 MI-
crocontrollers ，使用这些设备不应该需要
一个罢了。
的棉包信号被认定为每台ISA周期以允许
一个ISA设备锁存在洛杉矶的信号，并用它们
以确定该周期是用于该装置。问题
遇到的是BALE不会被认定为快
ROM周期（它是断言慢ROM的周期，所以
这些不是问题） 。这是不适合的一个问题
ROM中，但如果使用灌洗液一个ISA设备被访问时，
和下面的访问是一个快速访问到ROM中，
由于快速ROM的访问不生成棉包，
在ISA设备可以确认该ROM的周期为
自己（在ISA设备使用从锁存的地址
前一周期） 。这将导致在任一个上的冲突
在读的情况下，或者在错误的数据的数据总线
被写入到ISA装置中的写入的情况下。
摘要：
我们不建议设计一个系统
与ISA设备需要使用BALE如果设计
也将实现快速ROM的访问。如果是neces-
萨利以使用需要BALE的ISA设备，在后续
ING板和软件修改可以做到：
外部限定ISA内存命令（ MEMR
和MEMW ）与ROM芯片选择（ ROMCS和/
或DOSCS ） ，在以很快的速度运行。路线
新的合格的内存命令的任何ISA设备
即使用罢了。预选赛逻辑将禁用的COM
在ROM周期如此mands到ISA设备
该ISA设备将不响应ROM周期。在
除了这些硬件，软件应该编程
快速ROM芯片选择的地址只能进行解码，不
合格的命令（这是在指数稳压
存器B3H和B8H ） 。使用BALE ISA设备
即使不应该引起MEMCS16和/或IOCS16
上述的解决办法的情况下，除非在条件
上面的部分也达到了。
ISA刷新周期发行
该lanSC300和SC310微不
在ISA总线上支持刷新。没有REF信号。
在REF信号的缺乏可能会导致2
问题：需要刷新的功能重新装置
新鲜自己的存储器，和设备的需要重新
新鲜的功能，知道要忽略的ISA周期。
使用的ISA REF第一种情况下，设备的信号来
做自己的记忆刷新， -是罕见的（也许是不
存在的） 。如果设备具有一个内置的存储器控制器，它
可能也有刷新时间的逻辑。
在使用该REF信号忽略装置的情况
在ISA周期，因为它是一个刷新，缺少一个REF的
信号是没有问题的。该lanSC300和SC310 MI-
crocontrollers不做刷新周期在ISA总线上，
这样的设备不需要合格MEMR与REF
信号。任何访问其地址的设备进行解码
范围是一个真正的访问，并应当承认。
零等待状态时间问题
在ISA零等待状态信号允许ISA设备
力命令发生在零等待状态，从而
加快的接口。
然而， lanSC300和SC310微控制器
要求零等待状态信号返回快
比ISA规范允许。在ISA规范允许
从该命令到返回的下降沿40纳秒
零等待状态的信号。该lanSC300和SC310
设备需要在20纳秒返回的信号时的
CPU的主频为33 MHz的。如果零等待状态信号
由lanSC300和SC310设备错过的
ISA设备仍然可以工作，但不会为零操作
等待速度。
摘要：
选择ISA设备，将返回零
等待状态的时候，或者不使用零等待状态
功能。
2
lanSC300和lanSC310 Devices公司的ISA总线异常
ISA地址保持时间有关的问题
（ B3硅）
在ISA地址信号（ SA23 ： 0 ）没有保持时间
从读命令变为无效。这可以是
见于lanSC300和SC310微控制器
在任何ISA总线时序图中的数据表
IOR和MEMR访问到8位和16位器件。
这一问题将不会影响数据被读出。该
lanSC300和SC310单片机锁定在
拉高不久之前，从数据总线上的数据
命令。这可能会导致出现问题
即已经阅读破坏性寄存器ISA设备（ ，
寄存器都会被清零读） 。有一个小的
可能，在ISA DE-读取寄存器时，
副，该装置会看到一个备用寄存器是
读了很短的时间内，在读出周期的结束。
如果此备用寄存器读破坏性的，它可以POS-
sibly被更改或清除。
LMEG发行
在一个标准的ISA总线有两套存储器
命令： MEMR和MEMW是切换所有的MEM
储器访问和SMEMR和SMEMW的切换
只为存储器中的最低的一兆字节的访问
内存（地址SA23 ：20均为零） 。
说出来的的MEMR和MEMW信号
lanSC300和SC310设备MEMR和
MEMW ，不SMEMR和SMEMW 。全面ISA模式
该LMEG （低兆字节）的信号是可用的，并且它
将认定为在低兆字节的访问。 LMEG
可以胜任在主板上MEMR和
MEMW生成SMEMR和SMEMW如果它们是
所需的设计。
存在与LMEG信号相关联的异常
这使得它有可能无法使用。当彩信
逻辑用于在lanSC300和SC310单片机
制器，该LMEG信号将置彩信命中，
即使外部的lanSC300和SC310 DE-
副接入是内存高于最低兆
字节。这可能会导致使用该ISA设备
SMEMR和SMEMW响应周期是在 -
趋向于另一个设备。
摘要：
LMEG不应该被用来产生
SMEMR或SMEMW 。相反，地址线
SA23 ： 20应该被解码。
注意：
这被记录为勘误＃ EB41是
上的REV- B4硅修正
义隆
SC300和
义隆
SC310微控制器。
lanSC300和lanSC310 Devices公司的ISA总线异常
3
QQ：2881677436 复制
