0
R
的Spartan- II /的Spartan -IIE系列
OTP配置PROM
(XC17S00A)
5
DS078 （ V1.8 ） 2002年11月18日
0
先期产品技术说明
特点
构造的一次性可编程（OTP）的只读
存储器用来存储配置比特流为
的Spartan- II /的Spartan -IIE FPGA器件
简单的界面，斯巴达设备
可编程复位极性（高有效或
低）
低功耗CMOS浮栅工艺
3.3V PROM
可在紧凑的塑料8引脚DIP ， 8引脚VOIC ，
20引脚SOIC或44引脚VQFP封装。
通过领先的程序员编程支持
生产厂家。
利用赛灵思联盟和设计支持
基础系列软件包。
保证20年的寿命数据保留
介绍
PROM的XC17S00A家庭提供一种易于使用的，
具有成本效益的方法，用于存储的Spartan- II /的Spartan- IIE
设备配置比特流。
当斯巴达器件处于主串行模式下，
生成配置时钟驱动斯巴达
舞会。在时钟上升沿，数据经过短暂的访问时间
出现在PROM的数据输出脚被连接到
斯巴达设备D
IN
引脚。斯巴达设备产生
时钟的相应脉冲数，完成
的Spartan- II / IIE FPGA
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
XC2S50E
XC2S100E
XC2S150E
(1)
XC2S200E
XC2S300E
XC2S400E
XC2S600E
配置。配置完成后，它会禁用PROM 。
当斯巴达设备处于从串行模式下， PROM
而斯巴达设备必须同时时钟由一个
输入信号。
对器件编程，无论是赛灵思联盟或
斯巴达设备的设计文件转换成标准HEX格式
然后将其转移到大多数商用的PROM
程序员。
兼容的Spartan- II / IIE PROM
XC17S15A
XC17S30A
XC17S50A
XC17S100A
XC17S150A
XC17S200A
XC17S50A
XC17S100A
XC17S200A
XC17S200A
XC17S300A
XC17V04
(2)
XC17V04
(2)
CON组fi guration位
197,696
336,768
559,200
781,216
1,040,096
1,335,840
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
注意事项：
1.由于XC2S150E器件的更高配置位的要求，一个XC17S200A PROM需要配置该FPGA 。
2.见XC17V00系列配置PROM数据资料：
http://direct.xilinx.com/bvdocs/publications/ds073.pdf
2002 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利，进一步免责声明被作为上市
http://www.xilinx.com/legal.htm 。
所有其他
商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
免责声明通知：赛灵思提供了这样的设计，代码或信息"as is."通过提供设计，代码或信息作为一种可能的实现这一功能的，
应用程序或标准，赛灵思不保证该实现不受侵犯的任何索赔要求。您有责任获得任何权利，你可以
需要为您实现。 Xilinx公司明确表示不承担任何保证不对就实施的充分性，包括但不限于任何担保
或表示，这是实现不受侵犯的权利要求书和适销性或针对特定用途的任何默示保证。
DS078 （ V1.8 ） 2002年11月18日
先期产品技术说明
www.xilinx.com
1-800-255-7778
1
的Spartan- II /的Spartan -IIE系列OTP配置PROM （ XC17S00A ）
R
引脚说明
未列出的引脚"no connects."
表1：
XC17S00A PROM引脚分配
8-pin
PDIP （ PD8 ）
和
VOIC / TSOP
(VO8)
1
引脚名称
数据
20-pin
SOIC
(SO20)
1
44-pin
VQFP
(VQ44)
40
引脚说明
数据输出，当CE或OE无效高阻状态。
在编程过程中， DATA引脚为I / O。需要注意的是OE可
可编程为高有效或低有效。
在CLK输入的每个上升沿递增内部
地址计数器，如果两个CE和OE是活动的。
当高，这种输入保存地址计数器复位和看跌期权
的数据输出中的高阻抗状态。这种极性
输入引脚可编程为任RESET / OE或OE / RESET 。对
避免混淆，本文介绍了引脚RESET / OE ，
虽然极性相反，可以在所有设备上。当
RESET为活动状态时，地址计数器被保持在零，并且
数据输出处于高阻抗状态。这个输入信号的极性
是可编程的。默认设置为高电平有效复位，但
最好的选择是低电平有效复位，因为它可以
连接到FPGA的INIT引脚和一个上拉电阻。
该引脚的极性被控制在编程接口。
该输入引脚使用Xilinx HW- 130容易倒
编程软件。第三方程序员有不同的
方法反转该引脚。
CLK
RESET / OE
（ OE / RESET ）
2
3
3
8
43
13
CE
4
10
15
高电平时，此引脚复位内部地址计数器，放
数据输出处于高阻抗状态，并迫使器件进入
低I
CC
待机模式。
GND是接地连接。
在V
CC
引脚被连接到正电源电压。
GND
V
CC
5
7, 8
11
18, 20
18, 41
38, 35
2
www.xilinx.com
1-800-255-7778
DS078 （ V1.8 ） 2002年11月18日
先期产品技术说明
R
的Spartan- II /的Spartan -IIE系列OTP配置PROM （ XC17S00A ）
引脚图
PROM的控制
连接斯巴达设备与PROM ：
PROM的数据输出驱动器为D
IN
输入
领先斯巴达设备。
主斯巴达设备CCLK输出驱动
在PROM的CLK输入。
PROM的复位/ OE输入端连接到所述
斯巴达设备和一个上拉电阻器的INIT引脚。
这种连接可以确保PROM的地址
计数器的任何开始之前重置
（重新） CON连接的配置中，即使侦察组fi guration是
用V发起
CC
毛刺。
PROM的CE输入端连接到所述DONE
销斯巴达设备和一个上拉电阻器。 CE可以
也可以永久地绑低，但这种保存数据
输出活跃，导致了不必要的电源
电流10 mA（最大值）的。
数据（ D0 ）
CLK
OE /复位
CE
1
2
3
4
8
VCC
PD8/
7
VO8
顶视图
6
5
VCC
NC
GND
DS078_04_111502
DATA(D0)
NC
CLK
NC
NC
NC
NC
OE /复位
NC
CE
1
2
3
4
5
6
7
8
9
10
20
19
18
17
SO20
16
顶视图
15
14
13
12
11
VCC
NC
VCC
NC
NC
NC
NC
NC
NC
GND
DS078_05_111502
FPGA主串行模式总结
可配置逻辑块的I / O和逻辑功能
（ CLB）和其相关的互连建立
通过配置程序。该程序被加载或者
在上电时自动，或命令，视
在斯巴达设备模式引脚的状态。在主
串行模式下，斯巴达设备会自动加载
从外部存储器的配置方案。该
XC17S00A PROM的设计与兼容性
主串行模式。
上电后或重新配置，斯巴达设备
进入主串行模式时，模式引脚设置
以主串行模式。数据从PROM中读取
顺序地在单个数据线。同步是亲
通过临时信号的CCLK的上升沿vided ，
其配置过程中产生。
主串行模式提供了一个简单的接口配置
面（图
1).
只有一条串行数据线，两条控制线，并
时钟线都需要配置斯巴达设备。
从PROM中的数据被顺序地读出，通过访问
这是加在内部地址和位计数器
CCLK的每个有效上升沿。
如果用户可编程的，双函数D
IN
引脚上的
简陋的设备仅用于配置，它仍必须
在正常操作期间限定的水平保持。该
的Spartan- II /的Spartan - IIE系列利用了这种护理
自动，内置一个片内上拉/下拉电阻或
保持电路。
NC
CLK
NC
GND
DATA(D0)
NC
VCC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
1
2
3
4
5
6
7
8
9
10
11
44
43
42
41
40
39
38
37
36
35
34
VCC
NC
NC
VQ44
顶视图
33
32
31
30
29
28
27
26
25
24
23
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
OE /复位
NC
CE
NC
NC
GND
NC
NC
NC
NC
DS078 （ V1.8 ） 2002年11月18日
先期产品技术说明
12
13
14
15
16
17
18
19
20
21
22
DS073_06_101002
www.xilinx.com
1-800-255-7778
3
的Spartan- II /的Spartan -IIE系列OTP配置PROM （ XC17S00A ）
R
的Spartan- II /
的Spartan- IIE
大师系列
M0
M1
M2
D
IN
CCLK
DONE
INIT
3.3V
3.3V
V
CC
3.3K
3.3K
数据
CLK
CE
V
CC
XC17S00A
舞会
OE /复位
注意事项：
1.如果DriveDone配置选项是不活跃，拉起完成了一个3.3kΩ的电阻。
（低将地址指针复位）
CCLK
（输出）
D
IN
D
OUT
（输出）
DS078_01_110601
图1：
主串行模式
在一次性可编程PROM XC17S00A
图1
支持自动加载的配置程序。一
早DONE抑制PROM数据输出1 CCLK周期
之前的Spartan FPGA的I / O的活跃起来。
4
www.xilinx.com
1-800-255-7778
DS078 （ V1.8 ） 2002年11月18日
先期产品技术说明
R
的Spartan- II /的Spartan -IIE系列OTP配置PROM （ XC17S00A ）
待机模式
该PROM进入低功耗待机模式，只要CE
被置为高电平。输出保持在高阻抗
国家无论OE输入的状态。
程序设计的Spartan- II /的Spartan- IIE
家庭的PROM
该设备可以在提供程序员进行编程
赛灵思公司或合格的第三方供应商。必须将用户
确保适当的编程算法和
编程器软件的最新版本中使用。该
错误的选择，可能会永久性损坏设备。
VCC
GND
复位/
OE
or
OE /
RESET
CE
CLK
地址计数器
TC
EPROM
CELL
矩阵
产量
OE
数据
DS030_02_011300
图2：
简化框图（不显示编程电路）
重要提示：
总比分扳成了两个V
CC
引脚连接在一起，在你的应用程序。
表2：
事实表XC17S00A控制输入
控制输入
RESET
(1)
待用
活跃
待用
活跃
CE
低
低
高
高
内部地址
(2)
如果地址< TC ：增量
如果地址> TC ：不改
保持复位
不改变
保持复位
数据
活跃
高-Z
高-Z
高-Z
高-Z
输出
I
CC
活跃
减少
活跃
待机
待机
注意事项：
1. XC17S00A RESET输入具有可编程极性
2. TC =终端数=最高地址值。 TC + 1 = 0地址。
DS078 （ V1.8 ） 2002年11月18日
先期产品技术说明
www.xilinx.com
1-800-255-7778
5
QQ：2881677436 复制
