- Verilog HDL行为描述方式2008/5/28 0:00:00 2008/5/28 0:00:00
- 设计的行为功能使用下述过程语句结构描述： 1) initial语句：此语句只执行一次。 2) always语句：此语句总是循环执行, 或者说此语句重复执行。 只有寄存器...[全文]
- Verilog HDL数据流描述方式2008/5/28 0:00:00 2008/5/28 0:00:00
- 用数据流描述方式对一个设计建模的最基本的机制就是使用连续赋值语句。在连续赋值语句中，某个值被指派给线网变量。 连续赋值语句的语法为:assign [delay] lhs_ne...[全文]
- Verilog HDL的时延2008/5/28 0:00:00 2008/5/28 0:00:00
- verilog hdl模型中的所有时延都根据时间单位定义。 下面是带时延的连续赋值语句实例。 assign #2 sum = a ^ b;#2指2个时间单位。 使用编译指...[全文]
- HDL模块指南2008/5/28 0:00:00 2008/5/28 0:00:00
- 模块是verilog 的基本描述单位，用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设计的结构可使用开关级原语、门级原语和用户定义的原语方式描述; 设计的数据...[全文]
- Verilog HDL简介2008/5/28 0:00:00 2008/5/28 0:00:00
- verilog hdl是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间...[全文]
- Verilog HDL中wor和trior线网2008/5/28 0:00:00 2008/5/28 0:00:00
- 线或指如果某个驱动源为1，那么线网的值也为1。线或和三态线或(trior)在语法和功能上是一致的。wor [msb:lsb] art;trior [max－1: min－1]...[全文]
- Verilog HDL的wire和tri线网2008/5/28 0:00:00 2008/5/28 0:00:00
- 用于连接单元的连线是最常见的线网类型。连线与三态线(tri)网语法和语义一致；三态线可以用于描述多个驱动源驱动同一根线的线网类型；并且没有其他特殊的意义。wire reset...[全文]
- Verilog HDL线网类型2008/5/28 0:00:00 2008/5/28 0:00:00
- 线网数据类型包含下述不同种类的线网子类型。* wire * tri * wor * trior * wand * triand * trireg * tri1 * tri0*...[全文]
- Verilog HDL字符串表示2008/5/28 0:00:00 2008/5/28 0:00:00
- 字符串是双引号内的字符序列。字符串不能分成多行书写。例如:"internal error""reached－>here"用8位ascii值表示的字符可看作是无符号整数。...[全文]
- Verilog HDL中的实数形式2008/5/28 0:00:00 2008/5/28 0:00:00
- 实数可以用下列两种形式定义： 1) 十进制计数法；例如2.05.67811572.120.12. //非法：小数点两侧必须有1位数字 2) 科学计数法； 这种形式的实数...[全文]
- Verilog HDL整型数2008/5/28 0:00:00 2008/5/28 0:00:00
- 整型数可以按如下两种方式书写： 1) 简单的十进制数格式 2) 基数格式1. 简单的十进制格式这种形式的整数定义为带有一个可选的 “+”（一元）或 “－”（一元）操作符的...[全文]
- Verilog HDL值集合2008/5/28 0:00:00 2008/5/28 0:00:00
- verilog hdl有下列四种基本的值： 1) 0：逻辑0或“假” 2) 1：逻辑1或“真” 3) x：未知 4) z：高阻 注意这四种值的解释都内置于语言中。如...[全文]
- 实时自动测试模式生成工具在SoC设计中的应用2008/5/28 0:00:00 2008/5/28 0:00:00
- soc(系统级芯片)已成为超大规模集成电路设计的主流方法。它由于设计周期短，设计可重用性好，可靠性高等优点而被广泛应用。随着工艺和系统性能的不断...[全文]
- Verilog 的文本编辑器2008/5/28 0:00:00 2008/5/28 0:00:00
- 随着电路规模的增大和复杂，传统的图形输入模式已不可行。语言描述电路成为潮流。它的方便性和好的更改性、维护性在实践中得到很好的体现。尤其现在强大的综合工具，和系统集成对核的需求...[全文]
- HDL与PLD/FPGA参考书籍2008/5/28 0:00:00 2008/5/28 0:00:00
- 《vhdl入门与应用》 陈雪松 滕立中 人民邮电出版社 2000.12 isbn7-115-08950-7/tp.1943 rmb32.00 基本概念清楚，结合实例讲解，易...[全文]
- Verilog讨论组精彩内容摘录(一)2008/5/28 0:00:00 2008/5/28 0:00:00
- 问题： 我遇到了一个问题，希望能得到帮助。 我在用fpga（altera 10k30）做仿真实验时，内部的计数器总是计数不正常，但是我在微机中用modelsim仿真的结果...[全文]
- PLC与FIELD BUS2008/5/28 0:00:00 2008/5/28 0:00:00
- 本人是sti 系列plc的总设技师，于1997年开发成功s2000系列大型plc，1998a年开发成功s1000系列小型plc和s3000系列plc人机接口mmi，经上海情报...[全文]
- 格雷码转自然码的VHDL实现2008/5/28 0:00:00 2008/5/28 0:00:00
- library ieee;use ieee.std_logic_1164.all;entity grey2norm is generic (width: inte...[全文]
- PLC的英文全称是什么2008/5/28 0:00:00 2008/5/28 0:00:00
- plc的英文全称是什么programmable logic contrllor：可编程序逻辑控制器，原先叫pc（programmble controllor），后来由于个人计...[全文]
- 基于CPLD的任意波形发生器2008/5/28 0:00:00 2008/5/28 0:00:00
- 引言任意波形发生器(awg)在通信系统、测试系统等方面得到广泛应用。本文利用自主研制的150 msps 12位dac和300msps 12位dac，基于cpld技术，设计了一种awg。要产生的波...[全文]
热门点击
- Verilog HDL的wire和tri
- Verilog HDL 结构建模实例化语
- Verilog HDL算术运算符
- Verilog HDL实例数组
- 基于FPGA的可编程定时器/计数器825
- Verilog HDL数据类型
- PLC和PLD的区别与联系
- Verilog HDL移位操作符
- 用CP1306实现ADPCM编解码功能
- Verilog HDL条件语句
IC型号推荐
- TRF2810F
- TRF3010PWR
- TRF3040
- TRF3040PTR
- TRF3071TI
- TRF3520
- TRF3700
- TRF3701EVM
- TRF3701IRHC
- TRF3701IRHCG4
- TRF3701IRHCR
- TRF3701IRHCRG4
- TRF3702EVM
- TRF3702IRHC
- TRF3702IRHCR
- TRF3702IRHCRG4
- TRF370315IRGE
- TRF370315IRGER
- TRF370315-IRGER
- TRF370315IRGET
- TRF370317IRGER
- TRF370317IRGET
- TRF370333
- TRF370333IRGER
- TRF370333IRGERG4
- TRF370333IRGET
- TRF370333IRGETG4
- TRF3710IRGZR
- TRF3710IRGZRG4
- TRF3710IRGZT
公网安备44030402000607
