- EDA中的计时器电路JSQ的VHDL源程序2008/10/13 0:00:00 2008/10/13 0:00:00
- 计时器电路jsq的vhdl源程序 欢迎转载,信息来自维库电子市场网（www.dzsc.com） ...[全文]
- EDA中的译码器电路YMQ的VHDL源程序2008/10/13 0:00:00 2008/10/13 0:00:00
- 译码器电路ymq的vhdl源程序 欢迎转载,信息来自维库电子市场网（www.dzsc.com） ...[全文]
- EDA的硬件描述语言编程实现法2008/10/13 0:00:00 2008/10/13 0:00:00
- 硬件描述语言编程实现法就是用vhdl等硬件描述语言来表达自己的设计思想，并使用eda工具提供的文本编辑器以文本的方式进行设计输入的一种实现方法。它是eda设计中最一般化、最具普遍性的实现方法...[全文]
- EDA的原理图设计实现法2008/10/13 0:00:00 2008/10/13 0:00:00
- 原理图设计实现法就是用原理图表达自己的设计思想，并使用eda工具提供的图形编辑器以原理图的方式进行设计输入的一种实现方法。原理图输入法的实现方式简单、直观、方便，并且可利用许多现成的单元器件...[全文]
- EDA的参数可设置兆功能块实现法2008/10/13 0:00:00 2008/10/13 0:00:00
- 参数可设置兆功能块实现法就是设计者可以根据实际电路的设计需要，选择lpm（library of parameterized modue1s，参数可设置模块库，简称lpm）库中的适当模块，并为...[全文]
- EDA的模块模型2008/10/13 0:00:00 2008/10/13 0:00:00
- 在vhdl的设计中，最常用的方法就是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便...[全文]
- EDA的进程模型2008/10/13 0:00:00 2008/10/13 0:00:00
- 在vhdl的设计中，对于一个系统中的多个模块，我们也可以不采用实体互连的方法进行设计，而是通过进程的互连构成一个整体。所谓 sa进程，就是对数字器件的功能和延时进行建模的设计实体。器件与进程...[全文]
- EDA的原理框图2008/10/13 0:00:00 2008/10/13 0:00:00
- 原理框图就是通过一个设计实体内部各个组成部件的互连来描述系统的内部组成及其相互之间的关系的一种图形表示模型。根据其描述的抽象层次，原理框图有门级、寄存器级、芯片级、系统级原理框图等几种。如图...[全文]
- EDA的时序图2008/10/13 0:00:00 2008/10/13 0:00:00
- 时序图用图形的方式来表示一个设计实体的输入信号和输出信号之间的时序关系，它应描述各种输入信号可能出现的各种情形以及对应的输出信号所处的状态。从时序图上，我们可以看出各输入信号的种类，作用的先...[全文]
- EDA的状态机图2008/10/13 0:00:00 2008/10/13 0:00:00
- 状态机是一类很重要的时序电路，是许多数字电路的核心部件。状态机图是指用图形的方式来表示一个设计实体的各种工作状态、内部各工作状态转换的条件以及各工作状态对应的输出信号序列。如图是一个状态机图...[全文]
- EDA的状态表、状态赋值表2008/10/13 0:00:00 2008/10/13 0:00:00
- 在状态机的设计中，我们也可以用另外一种方式——状态表、状态赋值表来表示一个设计实体的各种工作状态、内部各工作状态转换的条件以及各工作状态对应的输出信号序列。从状态表、状态赋值表上，我们可以清...[全文]
- EDA的流程图2008/10/13 0:00:00 2008/10/13 0:00:00
- 算法流程图是描述数字系统逻辑功能的最普通、最常用的工具之一。它由工作块、判别块、条件块以及指向线组成，与软件设计中所用的流程图极为相似。工作块的符号是一个矩型块，块内用简要的文字说明应进行的...[全文]
- EDA用算法流程图描述系统时的ASM图2008/10/13 0:00:00 2008/10/13 0:00:00
- 用算法流程图描述系统时，并未严格地规定完成各操作所需的时间及操作之间的时间关系，仅规定了操作的顺序。对于采用同步时序结构的控制器，它在时钟脉冲的驱动下将产生一系列的控制信号，使数据处理单元完...[全文]
- EDA用算法流程图描述系统时的MDS图2008/10/13 0:00:00 2008/10/13 0:00:00
- mds图（memonic document state diagram，可译为助记状态图，或备有记忆文档的状态图）是美国的wi11iam fletcher于1980年提出的一种系统设计方法，...[全文]
- EDA用算法流程图描述系统时的UML图2008/10/13 0:00:00 2008/10/13 0:00:00
- uml是由着名软件技术专家g.booch、j.rumbaugh和i.jcobson倡导，并在booch表示法、00se表示法以及omt方法的基础上，融合众家之长而形成的，1997年底被国际o...[全文]
- EDA典型单元电路的同步计数器2008/10/13 0:00:00 2008/10/13 0:00:00
- 计数器是在数字系统中使用最多的时序电路，它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 所谓同步计数器，就是在时钟脉冲（计数脉冲）的控制下...[全文]
- EDA典型单元电路的异步计数器2008/10/13 0:00:00 2008/10/13 0:00:00
- 异步计数器又称行波计数器，它的下一位计数器的输出作上一位计数器的时钟信号，一级一级串行连接起来就构成了一个异步计数器。异步计数器与同步计数器不同之处就在于时钟脉冲的提供方式，但是，由于异步计...[全文]
- EDA典型单元电路的可逆计数器2008/10/13 0:00:00 2008/10/13 0:00:00
- 所谓可逆计数器，就是根据计数控制信号的不同，在时钟脉冲作用下，计数器可以进行加1或者减1操作的一种计数器。可逆计数器有一个特殊的控制端，这就是dr端。当dir='0'时，计数器进行加1操作，...[全文]
- DDS的FPGA实现设计2008/10/13 0:00:00 2008/10/13 0:00:00
- 根据图1，并假定相位控制字为0，这时dds的核心部分相位累加器的fpga的设计可分为如下几个模块：相位累加器sum99、相位寄存器reg1、正弦查找表rom和输出数据寄存器reg2，其内部组...[全文]
- 相位累加器SUM99的VHDL源程序2008/10/13 0:00:00 2008/10/13 0:00:00
- 欢迎转载，信息来源维库电子市场网（www.dzsc.com） ...[全文]
热门点击
- LabVIEW的写入电子表格文件
- LabVIEW的XY图显示实例
- LabVIEW的公式节点
- FPGA中增加SPI和BPI配置模式
- LabVIEW的波形图表显示实例
- LabVIEW的组合框
- LabVIEW的读取电子表格文件
- LabVIEW创建一维数组
- LabVIEW的布尔型数据
- LabVIEW的写入测量文件
IC型号推荐
- SMCJ188A
- SMCJ188A-13
- SMCJ188A-13-F
- SMCJ188A-E3/57T
- SMCJ188A-TR
- SMCJ188CA
- SMCJ188CA-13
- SMCJ188CA-13-F
- SMCJ188CA-E3/57T
- SMCJ188CA-TR
- SMCJ18A
- SMCJ18A/7
- SMCJ18A/7T
- SMCJ18A-13
- SMCJ18A-13-F
- SMCJ18A-E3/57T
- SMCJ18A-TR
- SMCJ18ATR-13
- SMCJ18C
- SMCJ18CA
- SMCJ18CA-13
- SMCJ18CA-13-F
- SMCJ18CA-E3
- SMCJ18CA-E3/57T
- SMCJ18CA-E3/59T
- SMCJ18CA-TR
- SMCJ18CATR-13
- SMCJ190A
- SMCJ190CA
- SMCJ19A
公网安备44030402000607
