编者按：良好的时钟设计是提高数字家庭和汽车娱乐系统音频性能的关键。本文在帮助读者分析了影响时钟准确度和抖动的设计问题之后，详细介绍了一种新型集成式音频编/***方案如何为各种音频源产生并选择最好的时钟。

    生成并管理准确和低抖动的时钟信号是确保目前数字家庭和汽车娱乐系统质量的关键。典型的a/v设备，如a/v接收器或dvd接收器，必须播放来自大量音源的音频内容。这些设备必须能够从来自vcr的采样模拟音频信号切换到cd播放机的s/pdif数字输出，或者切换到来自dvd光盘的压缩过的数字音频和视频。为每种音源采用恰当的音频转换器时钟有助于保障最好的音频性能。

    就s/pdif数据流来说，因为用于音频/视频同步和时钟恢复的音频主时钟，如锁相环(pll)，并非是理想的时钟源，所以时钟抖动成为输出高质量音频信号的主要障碍。短到1至2纳秒的时钟抖动就可能引起系统性能的很大下降，使之无法播放宽范围的音频内容(动态范围)，并增大谐波失真。

    系统动态范围内的失真可以归因于噪音阶的升高。高噪音阶有可能在通过系统扬声器时引起“咝咝”的声音。背景咝咝声在安静的电影画面或古典音乐录音的柔板期间最为明显。而且用不具备足够动态范围的系统所记录的音频节目听起来总是质量很差。

    增大动态范围以获取更高的音频信号复制能力并减小恼人的背景咝咝声仅仅是应该关注时钟设计的原因之一。许多消费者目前在购买a/v产品时会追求一定级别的性能和兼容性。

    这些消费者尤其感兴趣的两个标志是dolby digital和thx兼容标识。这些标识表示承诺了最底线的音频性能和兼容性。但是低劣的音频性能有可能使某种产品无法通过dolby digital或thx认证测试。

    既然这些和音频性能有很大关系，良好的时钟设计又是提高音频性能的关键，所以了解影响时钟准确度和抖动的设计问题是很重要的。

    这些问题开始于音频转换器的主时钟。在一个典型的dvd接收器设计中，视频时钟是基于晶体振荡器的，而且为了维持音频和视频之间的适当解码，音频时钟要根据采用pll电路的视频时钟来合成。pll的灵活性还可用来在音频流内容改变时产生正确的音频转换器时钟频率，例如，从用于dvd的48khz音频转换到用于cd播放的44.1khz。由pll合成的时钟成为产生音频时钟的唯一源头。

    为了节省成本，许多芯片公司把pll集成到dvd处理器之中。然而，由于不恰当的芯片布局布线设计、高频率的开关噪音或者低劣的电源线隔离设计，pll的输出可能包含相当数量的宽频抖动。即使大部分pll的设计采用了大量的数字逻辑电路，但从根本上讲它们还是模拟系统。这意味着一个抖动的pll不会与芯片上的其它数字电路和谐共存。良好的pll设计依靠混合信号技术，并且需要熟练的混合信号设计师所用的设计方法学。

    pll产生的主时钟接着再分配到各个离散的元件上，如用于播放的d/a转换器，用于音频信号采集的a/d转换器，以及用于数字接口的s/pdif接收器。理解并均衡这些信号负载及相关的电路板布线是维持高速主时钟完整性的关键。现在还必须考虑阻抗匹配和传输线效应，以便减少时钟边缘的可能反射。

    不同的公司采用不同的策略以应对不良的时钟性能。对低成本产品而言，制造商一般只要勉强通过dolby确定的要求即可，同时允许来自模拟源的音频、来自cd的数字音频以及来自s/pdif等数字接口的pcm的性能可以差一些。这种方法在成本考虑优先于高质量音频时可能很有意义。

    对于中档a/v产品而言，dolby和thx认证是重要的，总体音频性能也很重要，一些设计人员选用更高分辨率的d/a转换器和a/d转换器来增加动态范围，尽管这也许会降低对时钟抖动的敏感性。

    在这种情况下，就希望能有更大的设计裕量，以便克服由于时钟抖动引起的性能下降。但是更高分辨率d/a转换器和a/d转换器的成本也会更高，而且也许会需要额外的电源滤波和运算放大器缓冲。使用这些技术的a/v产品经过仔细设计可以减少时钟抖动源，当然，设计时间和电路板的复杂度都增加了。另一项实现高质量pll的技术就