可预置数4位二一十进制加／减计数器CD40192/CD40193。

   电路名称：AP03N70J可预置数4位二一十进制加／减计数器集成电路。

   电路特点：该电路采用双时钟计数输入方式，加、减计数分别采用各自的时钟通道，计数方向（加或减）由时钟进入的通道决定。电路计数采用二一十进制编码，具有进位输出Qco和借位输出QBO引脚。

    该电路为16引脚如图3 - 20 (h)所示，其中，CPu为加计数时钟脉冲输入端；CPD为减计数时钟脉冲输入端；4个预置数端D1～D4;4个计数输出端oi～04; -个预置数控制端PE，加高电平时预置数；一个复位端R，加高电平时计数器清O；还有一个进位端Qcc)和一个借位端QB()。

   CD40192在作加计数使用时，要将CPD接高电平，计数脉冲由CPu端输入，在脉冲上升沿的作用下，计数器作加计数。当用作减计数时，需将CPu接高电平，计数脉冲由CPD端输入，在脉冲上升沿的作用下，计数器作减计数。

   CD40192的预置数是加在预置数端D1～D4上的高、低电平，高电平代表1，低电平代表0，当预置数后，只要在PE端和R端加上低电平后，预置数便会被传送到Ql～Q4端；当需要作加、减计数时，只要在CPu或CPD端加上正脉冲后，oi～Q4端就会作加或减的 计数输出；当需要清0时，只需在R端加上高电平，这时oi～04变为低电平O；当加计数到1001(十进制数10)时，Qco向高位计数单元输出进位的负脉冲；当减计数到0000（十进制数O）时，QBO向高位计数单元输出借位负脉冲。