逻辑分析仪主要分为逻辑定时分析仪( Logic Timing Analyzer)和逻辑状态分析仪(LogicState Analyzer)两大类。Q5181C-1SI这两类分析仪的基本结构是相似的，主要区别表现在显示和定时时钟上，分类的目的是便于用户更好的认识和使用。

    逻辑定时务析仪是利用逻辑电平和时间关系图来显示检测信号的。它可用内部的时钟控制记录数据，不必与被测系统时钟同步。这类分析仪主要用于对硬件的检测。该仪器一般具有锁定功能，最适合检测各种不正常的“毛刺”脉冲，便于进行数字电路与系统的调试与维修。

   逻辑状态分析仪直接用“1”和“0”组成数据显示被测值，所显示的每一位与各有关通道的输入数据相对应。它实质上采用状态表的形式显示数据，非常直观，可迅速从大量数据中发现错误。由于该仪器内部没有时钟发生器，要用被测系统的时钟去控制记录数据，因此必须与被测系统时钟同步，这类分析主要用于软件检测。对于现在的智能化逻辑分析仪，采用了微处理器计数，将逻辑定时分析仪和逻辑状态分析仪合二为一，使其具有功能更完善、分析判断更强的综合性分析能力。

   逻辑分析仪的基本结构

   数据采集

   逻辑分析仪是依据一个判别电平来决定被测信号高与低的。如果被测信号在判别电平以上，逻辑分析仪存储为“1”或高电平；如果输入信号在判别电平以下，则存储为“O”或低电平。而具体什么时候将采集到的高、低信号存入存储器则取决于采样时钟。采样时钟也称时基，它可由逻辑分析仪内部提供，也可由被测系统提供。采样后酌存储数据与原来的输入信号主要有以下两点不同：

   ①由于采样时钟是对电平判别的输出信号进行采样，它只能反映高、低两种电平，而不能反映原输入信号幅度的变化。

   ②采样后的输出波形，只能在选择时钟作用沿上才发生跳变，而对两个时钟沿之间的波形变化不予理睬。因此，输入波形与判别电平的时刻并不严格等于存储显示信号电平跳变的时刻。基于以上两点不同，如果把逻辑分析仪采集的数据用波形图显示，则所显示的波形已不是原信号波形，故常把显示的波形称为伪波形。时钟有同步时钟和异步时钟两种，下面将分别说明。