位置:51电子网 » 技术资料 » EDA/PLD

4个6选1型数据选择器仿真结果

发布时间:2014/7/21 20:39:31 访问次数:1355

   手动校时、校分模块如图7. 17所示,用D触发器起消抖作用,校时、分信号KSC5027经过D触发器送至2选1数据选择器的地址端,无校时、分信号时,2选1数据选择器选择进位信号正常计时,有校时、分信号时,2选1数据选择器选择校时、分脉冲信号实现校时、分。

       

   图7.  17手动校时、校分模块

   手动清零原理图如图7. 18所示,秒个位和分个位计数器的清零端直接接清零信号,其他位将清零信号和复位信号相与后再接计数器的清零端,这样清零负脉冲来后,各位计数器统一清零。

  图7.  18手动清零原理

    

  上、下午和日期指示模块设计

  如果要指示上、下午,时就设计为1 2进制,将时复位信号同时送至触发器时钟端,触发器接成计数状态(D:D和Q连在一起;JK:J=K=l),这样,触发器如输出低电平时表示上午,输出高电平时则表示下午。


   手动校时、校分模块如图7. 17所示,用D触发器起消抖作用,校时、分信号KSC5027经过D触发器送至2选1数据选择器的地址端,无校时、分信号时,2选1数据选择器选择进位信号正常计时,有校时、分信号时,2选1数据选择器选择校时、分脉冲信号实现校时、分。

       

   图7.  17手动校时、校分模块

   手动清零原理图如图7. 18所示,秒个位和分个位计数器的清零端直接接清零信号,其他位将清零信号和复位信号相与后再接计数器的清零端,这样清零负脉冲来后,各位计数器统一清零。

  图7.  18手动清零原理

    

  上、下午和日期指示模块设计

  如果要指示上、下午,时就设计为1 2进制,将时复位信号同时送至触发器时钟端,触发器接成计数状态(D:D和Q连在一起;JK:J=K=l),这样,触发器如输出低电平时表示上午,输出高电平时则表示下午。


上一篇:动态扫描模块

上一篇:硬件设计

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!