乘法器
发布时间:2014/7/20 20:09:05 访问次数:1173
一、设计要求
设计一个能进行两个十进制数相乘的乘法器,乘数和被乘数都小于100,通过按键输入,W48S67-02H并用数码管显示,显示器显示数字时从低位向高位前移,最低位为当前输入位。当按下相乘键后,乘法器进行两个数的相乘运算,数码管将乘积显示出来。
二、设计参考思路
此设计问题可分为乘数和被乘数输入控制模块、寄存模块、乘法模块和扫描显示模块几部分。乘数和被乘数的输入仍用数据开关K,~K,。分别代衷数字1、2、…、9、0,用编码器对数据开关K.~K.。的电平信号进行编码,编码器真值表见表6. 11。用两个数码管显示乘数,两个数码管显示被乘数。.
设置相乘信号mul,当乘数输入完毕后,mul有效,使输入的乘数送寄存器模块寄存。再输入被乘数,显示在另外两个数码管上。
设置“等于”信号equal,当乘数和被乘数输入后,equal有效,使被乘数送寄存模块寄存,同时启动乘法模块。
两数相乘的方法很多,可以用移位相加的方法,也可以将乘法器看成计数器,乘积的初始值为零,每一个时钟周期将被乘数的值加到积上,同时乘数减一,这样反复进行,直到乘数为零。乘法器硬件系统示意图如图6. 112所示。
一、设计要求
设计一个能进行两个十进制数相乘的乘法器,乘数和被乘数都小于100,通过按键输入,W48S67-02H并用数码管显示,显示器显示数字时从低位向高位前移,最低位为当前输入位。当按下相乘键后,乘法器进行两个数的相乘运算,数码管将乘积显示出来。
二、设计参考思路
此设计问题可分为乘数和被乘数输入控制模块、寄存模块、乘法模块和扫描显示模块几部分。乘数和被乘数的输入仍用数据开关K,~K,。分别代衷数字1、2、…、9、0,用编码器对数据开关K.~K.。的电平信号进行编码,编码器真值表见表6. 11。用两个数码管显示乘数,两个数码管显示被乘数。.
设置相乘信号mul,当乘数输入完毕后,mul有效,使输入的乘数送寄存器模块寄存。再输入被乘数,显示在另外两个数码管上。
设置“等于”信号equal,当乘数和被乘数输入后,equal有效,使被乘数送寄存模块寄存,同时启动乘法模块。
两数相乘的方法很多,可以用移位相加的方法,也可以将乘法器看成计数器,乘积的初始值为零,每一个时钟周期将被乘数的值加到积上,同时乘数减一,这样反复进行,直到乘数为零。乘法器硬件系统示意图如图6. 112所示。