用译码器74LS138和数选器74LS151设计总线结构

   该总线结构由计数器74LS160、A3950S译码器74LS138和数选器74LS151构成。如果将计数器、译码器、数选器看作是模块（从软件里调用的器件模块或用户设计产生的模块），则由这些模块构成的图就是上一层图，这个上一层图还可以再作为模块供更上一层图去调用，这就是复杂数字电路和系统的层次化设计思想：将复杂电路经过层层划分，最后分成一个个模块，将一个个模块设计好，最终将复杂电路设计好。层次化表达电路可以有若干个层次，任何层次的设计都既可以用原理图表示又可以用VHDL语言描述。用原理顶层图表示的数据传送总线结构（这里只有两个层次）如图4. 21所示。

     图4. 21中74LS160设置成八进制计数器，74LS138设置成1到8分配器。随着第1～8个脉冲发出，电路依次将8个输入数据信号以总线形式分时传送出去。