74LS90是十进制异步计数器，SI1902DL-T1其内部由二进制和五进制计数器两部分组成，CA、CB分别是前部分二进制计数器和后部分五进制计数器的时钟输入端，是直接置0端。器件被置O，即QDQcQ。QA0000。当50(1)．S0(2) =1时，器件被置9，即QDQcQBQA一1001。Rocl)、R0(2)、So(1)、So(2)全为0时正常计数，当QA和CB相连，CA输入时钟时，为十进制计数器，74LS90器件引脚和由此构成的25进制计数器如图3. 37和图3.38所示。

   现在讨论归零可靠性问题：由于计数器中各个触发器的脉冲工作特性和带负载情况可能都一样，各种随机干扰信号或犬或小存在，因此可能出现有的触发器已归零，有的仍然还处于原来的“1”状态，但此时因为已有触发器归零，所以复零信号消失，这就使还没有来得及归零的触发器无法归零了。解决办法是利用一个基本R-S触发器把复零信号暂存一下，保证复零信号有足够的作用时间，以便使计数器可靠复零。所有的计数器复零都有可靠性问题，如有必要应改进，如图3. 36所示可改进成如图3.39所示方案。计数器还可与其他器件构成各种实用电路。比如：计数器和译码器结合可以产生负脉冲分配器、计数器和选择器结合可以产生序列信号发生器、计数器和比较器结合可以设计任意进制计数器（进制由外部输入数字量决定），以及计数器和D/A转换器结合可以产生阶梯波形等。