可擦除的可编程逻辑器件(EPLD)

   可擦除的可编程逻辑器件的基本逻辑单位是宏单元，它由可编程的与或阵列、 AT24C256N-10SI-1.8 可编程寄存器和可编程110 3部分组成。由于EPLD特有的宏单元结构、大量增加的输出宏单元数和大的与阵列，使其在一块芯片内能够更灵活地实现较多的逻辑功能。

   复杂可编程逻辑器件(CPLD)

   复杂可编程逻辑器件是EPLD的改进型器件，一般情况下，CPLD器件至少包含3种结构：可编程逻辑宏单元、可编程I/O单元和可编程内部连线。部分CPLD器件还集成了RAM.FIFO或双口RAM等存储器，以适应DSP应用设计的要求。

   高密度的可编程逻辑器件(HDPLD)

   高密度的可编程逻辑器件分两大类：复杂可编程逻辑器件和现场可编程门阵列FPGA。

   复杂可编程逻辑器件是基于与或阵列的乘积项结构，集成度比PAL或GAL高得多。大都是由EEPROM和Flash工艺制造的，可反复编程，一上电就可以工作，无须其他芯片配合。如应用较为广泛Altera公司的MAX7000系列的器件就属于CPLD类。

   Altera公司的MAX7000系列是高密度、高性能的CMOSCPLD，采用CMOS EEP-ROM技术制造，该系列CPLD包括了从含有32个宏单元的7032到含有512个宏单元的7512 -系列芯片。它又可细分为MAX7000、MAX7000E、MAX7000S、MAX7000A 4个品种。MAX7000S在MAX7000基础上增加了附加全局时钟信号、附加输出使能控制、连线资源、快速输入寄存器、在系统可编程技术、JTAG边界扫描测试以及开漏输出选择等特性。