时钟信号应首先在PCB上布线，而且要努HEF4071BT力以尽可能产生绝对最小环路面积的方法进行布线。时钟迹线的长度以及所用导通孔的数量应最小化。在一个多层PCB上，r妫交应在邻近一个完整（没有裂缝）的接地层或电源层的一个层上布线。时钟迹线层和返回层的间距应尽可能地小。在双面板上，时钟迹线应邻近接地返回迹线。对于时钟布线要特别关注！

   当然时钟不是系统中唯一的周期信号。许多其他的选通脉冲或控制信号也是周期性的。在一个基于微处理器的系统中，一些关键的、周期性的信号是时钟(CLK)、地址锁存选通(ALE)、行地址选通脉冲(RAS)和列地址选通脉冲(CAS)。本书中，当用到术语时钟时，它不仅是指时钟信号也包括任何高频周期性信号。

   为了防止时钟耦合到离开PCB的电缆中，时钟电路应远离输入／输出(I/O)电缆或电路。

   为了使串扰最小化，时钟迹线不应长距离平行子数据总线或信号线。Johnson和Graham(1993)，Paul(1985)和Catt(1967)对于数字逻辑板上的串扰有更详细的介绍。

  除了时钟，地址总线和数据总线是第二个关注点，因为它们通常处于终端而且载有大的电流，而辐射发射与电流成正比。虽然它们通常没有时钟重要，把它们布设在邻近多层板中的一个层面上注意使它们的环路面积保持最小值。

   在双面板上，至少一个信号返回（接地）迹线应靠近每一组八个数据线或地址线。这个返回迹线最好靠近最低有效位，因为它通常载有最高频率的电流。大部分其他各种信号环路面积可用接地网格或面控制，这也需要使内部产生的噪声量最小化（见第10章和第11章）。

   线和总线驱动因通常载有大电流也会带来困扰。然而，因为信号的随机特性，它们产生的宽带噪声每单位带宽具有较少的能量。总线和线驱动应靠近它们所驱动的线。离开PCB的电缆的驱动应靠近连接点。用于驱动板外负载的线驱动集成电路(ICs)也不应被用于驱动板上的其他电路。

   因为这些环路虽然通常很小但可能载有非常大的电流，所以另一个重要的辐射发射源是数字逻辑切换时所需的瞬态电源电流。这些环路的面积可通过第11章所讨论的适当的电源去耦得到控制。

   差模发射与频率的平方成正比，通过环路面积的最小化控制，环路面积主要随PCB的布局变化。在过去的5或10年里，时钟频率巳显著地增加了约10倍或更多。因此，差模发射已增加100倍或更多。然而，决定印制较小环路能力的PCB技术在同一时期内改进得很小——能是两倍。

   因此，发射问题已经增加了100倍，我们通过印制较小环路解决它的能力只增加了两倍。我们显然正在失去有关控制差模辐射发射能力的战斗。因此，如果我们要控制这种发射，除了屏蔽PCB，我们必须提出一些其他的、可能非常规的方法以减小发射。两种常见的方法包括抵消环路和扩频时钟。