数字电路的设计者考虑的是时域。然而，研究电磁兼容(EMC)最好考虑频域。 CD4027BM96对于系统的辐射以及干扰控制元件例如电容器、铁氧体、滤波器和屏蔽器的特性，法定要求都最护定在频域。频域和时域通过傅里叶变换(Paul，2006)相联系，这将在12.1.3节讨论。 

    方波的谐波分量扩展到无穷多，但越过某个点后，谐波能量很小可以被忽略。这个点被认为是逻辑带宽，出现在傅里叶系数开始由- 20dB/dec变为一40dB/dec的折点处（12.1.3节将讨论）。因此，数字信号的带宽可以通过下式与上升时间￡，相联系

    例如，Ins的上升时间相当于318MHz的带宽。利用新型的集成电路(IC)技术，亚纳秒级的上升时间变得很普遍。例如，低压差分信号( LVDS)有300ps的上升时间，这相当于1GHz的带宽。

   模拟和数字电路

   模拟电路通常包含放大器，少量的外部噪声耦合进电路可能产生干扰。当电路工作在非常低的信号电平时(mV或tlV)和（或）电路包含高增益放大器时就会产生干扰。

   而与许多模拟电路相比，数字电路不包含放大器，工作在相对高的信号电平。对于互补金属氧化物半导体(CMOS)电路，噪声容限大约是V。c电压的0.3倍或5V电源供电时约为1. 5V。因此，数字电路对于低电平噪声具有固有的抗扰度。然而，数字逻辑电路供电电压越来越低的趋势(如3. 3V和1.75V)所带来的后果就是固有的噪声抗扰度逐步下降。

   数字逻辑噪声

   在模拟电路中，外部的噪声源通常是关注的重点。然而在数字电路中，内部噪声源往往是主要关心的问题。数字电路的内部噪声是由下列原因产生的：(1)接地总线噪声（通常被称为“接地反射”）；(2)电源总线噪声；(3)传输线反射；(4)串扰。最重要的是接地和电源总线噪声，在本章和第11章将分别进行介绍。串扰在第2章中已经介绍了。反射问题在大多有关数字电路设计的经典书籍中都有所介绍，例如Blakeslee (1979)、Barna (1980)或Johnson和Graham(2003)，这些问题在此就不再阐述了。