时序电路考题
发布时间:2014/3/28 21:59:44 访问次数:803
在下列对的题号上打个“√”,错的题号上打个“×”,并加以更正。
所谓时序电路就是在组合逻辑电路的基础上再加输出端与输入端之间的反馈回路,LM317AEMP并在反馈回路中设有存储单元电路而构成的电路。时序电路的特点是在任意时刻的输出信号不仅第13章直面招聘面试官(试题平台)取决于该时刻输入信号的状恋,而且还取决于电路的原来状态。一般情况下时序电路中的存储单元由RS触发器或JK触发器、D触发器构成。时序电路主要有寄存器电路、计数器电路等。
时序电路有两大类电路:一是异步时序路,所谓异步时序电路是指其存储电路中各触发器没有统一的时钟脉冲,或者没有时钟脉冲控制,因此各触发器状态翻转变化不是发生在同一时刻:二是同步时序电路,在同步时序电路中存储电路的各触发器都受同一时钟脉冲CP的触发控制,因此所有触发器的状态变化都在同一时刻发生,如在时钟脉冲CP的作用下在CP脉冲的上升沿或下降沿发生翻转。
寄存器由触发器组成,一个触发器能存放一位二进制数码,如果需要存放几位数码就要使用几个触发器。寄存器主要有两大类,即数码寄存器和移位寄存器。两种寄存器的不同之处就是后者能够对存放的数码进行左移或右移,但一个移位寄存器不能做到又能左移又能右移。
寄存器中的数码输入方式有两种:一是串行输入方式,其缺点是输入速度较慢;二是并行输入方式,它的输入速度较快。寄存器中的数码输出方式也是有两种:一是串行输出方式,二是并行输出方式。寄存器是在移位脉冲CP作用下接收输入数码的,并且只在CP从高电平变为低电乎的下降沿接收输入数码。
D触发器也可以构成寄存器电路:彳群这种电路时注意D触发器的逻辑功能。当输入端D为0时,再加一个移位正脉冲,D触发器输出端Q=O。如果输入端D=1,在移位正脉冲作用下输出1,即Q=l。这种触发器必须有移位正脉冲的作用。
在下列对的题号上打个“√”,错的题号上打个“×”,并加以更正。
所谓时序电路就是在组合逻辑电路的基础上再加输出端与输入端之间的反馈回路,LM317AEMP并在反馈回路中设有存储单元电路而构成的电路。时序电路的特点是在任意时刻的输出信号不仅第13章直面招聘面试官(试题平台)取决于该时刻输入信号的状恋,而且还取决于电路的原来状态。一般情况下时序电路中的存储单元由RS触发器或JK触发器、D触发器构成。时序电路主要有寄存器电路、计数器电路等。
时序电路有两大类电路:一是异步时序路,所谓异步时序电路是指其存储电路中各触发器没有统一的时钟脉冲,或者没有时钟脉冲控制,因此各触发器状态翻转变化不是发生在同一时刻:二是同步时序电路,在同步时序电路中存储电路的各触发器都受同一时钟脉冲CP的触发控制,因此所有触发器的状态变化都在同一时刻发生,如在时钟脉冲CP的作用下在CP脉冲的上升沿或下降沿发生翻转。
寄存器由触发器组成,一个触发器能存放一位二进制数码,如果需要存放几位数码就要使用几个触发器。寄存器主要有两大类,即数码寄存器和移位寄存器。两种寄存器的不同之处就是后者能够对存放的数码进行左移或右移,但一个移位寄存器不能做到又能左移又能右移。
寄存器中的数码输入方式有两种:一是串行输入方式,其缺点是输入速度较慢;二是并行输入方式,它的输入速度较快。寄存器中的数码输出方式也是有两种:一是串行输出方式,二是并行输出方式。寄存器是在移位脉冲CP作用下接收输入数码的,并且只在CP从高电平变为低电乎的下降沿接收输入数码。
D触发器也可以构成寄存器电路:彳群这种电路时注意D触发器的逻辑功能。当输入端D为0时,再加一个移位正脉冲,D触发器输出端Q=O。如果输入端D=1,在移位正脉冲作用下输出1,即Q=l。这种触发器必须有移位正脉冲的作用。
上一篇:组合逻辑电路考题
上一篇:脉冲信号产生电路和整形电路考题