实验内容及实验步骤以下实验均在扩展板PBSS4160DS上进行，具体的芯片插法与前述实验相同，区别在于芯片的功能引脚不同，芯片之间的连接方法不同。

     用D触发器构成3位二进制异步加法计数器：

      按图3.78连线，清零脉冲CR接至逻辑电平开关输出插孔，将低位CP端接单次脉冲源，输出端接逻辑开关电平显示插孔，各SD接高电平“1”。

      清零后，逐个送入单次脉冲，观察并列表记录的状态。

      将单次脉冲改为1Hz的连续脉冲，观察并列表记录Q2-Qo的状态。

      将1H：的连续脉冲改为1 kHz的连续脉冲，用示波器观察端的波形，并

描绘。

      将以上观察的并记录的结果填入表3.70中。用D触发器构成3位二进制异步减法计数器。实验方法及步骤同上（见图3.79），记录实验结果填入表3.71中。

      测试74LS90的逻辑功能。计数脉冲由单次脉冲源提供，如果从A端输入，从QA端输出，则是二进制计数器；如果从B端输入，从QD输出。则是异步五进制加法计数器；当QA和B端相连，时钟脉冲从A端输入，从QD端输出，则是8421码十进制计数器；当A端和QD端相连，时钟脉冲从B端输入，从Q端输出，则是5421码十进制计数器。输出端QQA接一译码器74LS248（或74LS48），经过译码后接至数码管单元的共阴数码管。按表3. 67逐项测试并判断该集成块的功能是否正常。具体的接法请参考附录和有关资料。

      测试74 LS192（或CC40192]的逻辑功能。计数脉冲由单次脉冲源提供，清除端、置数端、数据输入端P分别接至逻辑电平输出插孔，输出端Q。接一译码器74LS248（或74LS48），经过译码后接至数码管单元的共阴数码，非同步进位输出端与非同步借位输出端接逻辑电平显示插孔。按表3. 69逐项测试并判断该集成块的功能是否正常。具体的接法请参考附录和有关资料。

       测试74LS161的逻辑功能。具体的测试方法同实验内容②、③，只是74LS161的管脚分布不同，功能不同。同样，需要将74LS161的输出经过译码后在数码管上显示出来，关于74LS161的功能及用法，74LS248的功能及用法请参考有关资料。

      如图3. 86所示，用两片74LS192组成二位十进制加法计数器，输入1 Hz的连续脉冲，进行由00到99的累加计数，并记录之。同样，可将74LS192的输出端接译码器，用二个数码管来显示其计数情况。

      将二位十进制加法计数器改为二位十进制减法计数器，实现由99到00的递减计数，并记录之。具体的实现方法请自己查阅有关资料，画出详细的接线图，在扩展板上实现。

      按图3. 84电路进行实验，记录实验结果．并仔细分析实验原理。

      按图3. 85电路进行实验，记录实验结果，并仔细分析实验原理。

      按图3. 86电路进行实验，记录实验结果，并仔细分析实验原理。