1)设计输入

    常用的设计输入方法有：

    ①通过图形编辑器，创建图XFL3010形设计文件(．gdf)。

    ②通过文本编辑器，使用AHDL语言，创建文本编辑文件(．tdf)。

    ③使用VHDL语言，创建文本设计文件(．Vhd)。

    ④使用Verilog HDL语言，创建文本设计文件(．V)。

    ⑤通过波形编辑器，创建波形设计文件(．wdf)等。

    2)设计编译

    通过MAX+ plu。Ⅱ编译器，可检查项目是否有错，并对项目进行逻辑综合，然后配置到一个ALTERA器件中，同时产生报告文件、编辑文件和用于时间仿真的输出文件。

    3)设计校验

    对设计项目的功能、时序进行仿真和时序分析，判断输入输出间的延迟。功能模拟仅是测试项目的逻辑功能，而时序模拟不仅测试逻辑功能，还可测试目标器件最差情况下的时间关系。

    4)器件编程( Programming)和配置（Cofiguration）

    将设计下载／配置到所选择的器件中去。