绪论

从用户数量和将要支持的服务种类来看，社会对先进的信息服务里，高速Internet接入被认为是理所当然的，语声和低速率数据业务不足以满足用户的要求。支持大量开支带宽的多媒体业务的需求，是用户向蜂窝系统和网络提出的新的挑战。因此，在被称IMT-2000的动议的推动下，国际电信联盟（ITU）提出了几个能够满足这些要求的标准。

很多第三代（3G）无线标准是基于宽待码分多址（W-CDMA）技术的。W-CDMA笼罩了四处散布的用户信号。这些各自具有独特序列的用户信号生成了发射波形。汇集接收到的波形又可以重构原始的数据。这些操作必须实时进行，因而，要求专用的硬件设备。另外，象多用户检测/干扰消除系统和时空适应系统这样的先进功能也要求非常高的吞吐量。多用户检测/干扰消除系统追踪多个用户并消除峰窝内部的干扰，而时空适应系统则由开发空间分集的多个天线构成。

这些速度要求使用普通DSP处理器的可能性，因为普通DSP通常不能满足上述性能要求。因为ASIC在灵活性上受到限制，使用全定制的器件同样是不理想的。人们在最佳实现方式上的意见不一致性同利用硬件提高速度的要求，使人们想到基于可编程硬件的开发平中是最好的。另外，很多W-CDMA接收机模块要求复杂的算法，而这些算法可以在软件中有效地实现，因为，它们本质上是串行的。搜索、多径追踪和指针分配都是这些算法的例子。这些要求使人们想起接收机系统的理想的硬件实现方案是可编程逻辑和微处理器的结合。

在向日益增高的集成度发展的过程中，可编程逻辑器件（PLD）已经将逻辑电路和嵌入式存储器合并了起来，并且最近又合并了微处理器。更高的集成度带来了一些众所周知的优势，但是，3G基础设备制造商特别感兴趣的内容是更高的性能（由于片内或者片外延迟的消除），更小的电路板面积和更低的功耗。可编程逻辑和微处理器结合在同一个器件中，进一步地允许设计者非常容易地探索哪些功能用软件实现最好，哪些功能用硬件实现最好。

数字解调器

第三代无线设备制造商正试图提供各种各样的功能集合和性能水平，从而将其产品区分为不同的档次。它们将通过改变W-CDMA调制解调器（modem）的接收机部分的设计来达到这个目的。很明显，接收机中最复杂、关键的部分是数字解调。数字解调器负责接收消息信号，而这些消息信号经过无线信道传输已经产生了失真。因此，数字解调器的实现决定着无线接收机的性能。

    图中显示了用于W-CDMA系统的一个典型的数字解调器结构方框图。接收机（未画出）的射频（RF）前端将输入信号向下变频到中频（IF）信号。IF信号经过量化后传送到信道提取电路，信道提取电路从中将感性越的带宽提取出来。码片速率为3.84Mbps的宽带信号在收缩器模块中收缩带宽，转换为一个码片速率最高为2Mbps的窄带信号。多径估计电路是用来同步接收机和发射机的。为了增加系统容量，可以使用联合检测和抵消方案来去除相对于给定用户起噪声作用的信号。多径合并器将收缩器可以追踪到的多个路径上的时延信号合并起来。然后，再对多径合并器的输出解交识，并利用维特比译码器或者Turbo译码器进行译码。包括信道提取电路，多径估计电路/收缩器，多用户检测电路和译码器在内的四个解调器模块尤其重要，因为它们提供解调器的信心功能。本文的其余部分将集中讨论这四个模块。

信道提取电路

来自天线的信号首先由RF链处理，RF链将信号降频为IF信号。然后，宽带的ADC电路对信号进行量化处理。在信道提取电路中，使用数字降频技术将感性趣的频带提取出来。典型的降频过程包含一些FIR（有限冲激响应）滤波器和一个数控振荡器（NCO）。对可编程逻辑用户来说，这两种功能模块都已经是作为用户可配置的知识产权（IP）内核存在的。

相对于专用标准产品（ASSP）的用户，PLD用户的一个优势的精确定义滤波器系数个数的灵活性，籍此可以更加有力地控制信道之间的干扰。PLD用户还可以在信道提取电路中定义多速率参数，从而在解调器结构的其他部分获得更高的灵活性。

多径估计电路和收缩器

绪论

从用户数量和将要支持的服务种类来看，社会对先进的信息服务里，高速Internet接入被认为是理所当然的，语声和低速率数据业务不足以满足用户的要求。支持大量开支带宽的多媒体业务的需求，是用户向蜂窝系统和网络提出的新的挑战。因此，在被称IMT-2000的动议的推动下，国际电信联盟（ITU）提出了几个能够满足这些要求的标准。

很多第三代（3G）无线标准是基于宽待码分多址（W-CDMA）技术的。W-CDMA笼罩了四处散布的用户信号。这些各自具有独特序列的用户信号生成了发射波形。汇集接收到的波形又可以重构原始的数据。这些操作必须实时进行，因而，要求专用的硬件设备。另外，象多用户检测/干扰消除系统和时空适应系统这样的先进功能也要求非常高的吞吐量。多用户检测/干扰消除系统追踪多个用户并消除峰窝内部的干扰，而时空适应系统则由开发空间分集的多个天线构成。

这些速度要求使用普通DSP处理器的可能性，因为普通DSP通常不能满足上述性能要求。因为ASIC在灵活性上受到限制，使用全定制的器件同样是不理想的。人们在最佳实现方式上的意见不一致性同利用硬件提高速度的要求，使人们想到基于可编程硬件的开发平中是最好的。另外，很多W-CDMA接收机模块要求复杂的算法，而这些算法可以在软件中有效地实现，因为，它们本质上是串行的。搜索、多径追踪和指针分配都是这些算法的例子。这些要求使人们想起接收机系统的理想的硬件实现方案是可编程逻辑和微处理器的结合。

在向日益增高的集成度发展的过程中，可编程逻辑器件（PLD）已经将逻辑电路和嵌入式存储器合并了起来，并且最近又合并了微处理器。更高的集成度带来了一些众所周知的优势，但是，3G基础设备制造商特别感兴趣的内容是更高的性能（由于片内或者片外延迟的消除），更小的电路板面积和更低的功耗。可编程逻辑和微处理器结合在同一个器件中，进一步地允许设计者非常容易地探索哪些功能用软件实现最好，哪些功能用硬件实现最好。

数字解调器

第三代无线设备制造商正试图提供各种各样的功能集合和性能水平，从而将其产品区分为不同的档次。它们将通过改变W-CDMA调制解调器（modem）的接收机部分的设计来达到这个目的。很明显，接收机中最复杂、关键的部分是数字解调。数字解调器负责接收消息信号，而这些消息信号经过无线信道传输已经产生了失真。因此，数字解调器的实现决定着无线接收机的性能。

    图中显示了用于W-CDMA系统的一个典型的数字解调器结构方框图。接收机（未画出）的射频（RF）前端将输入信号向下变频到中频（IF）信号。IF信号经过量化后传送到信道提取电路，信道提取电路从中将感性越的带宽提取出来。码片速率为3.84Mbps的宽带信号在收缩器模块中收缩带宽，转换为一个码片速率最高为2Mbps的窄带信号。多径估计电路是用来同步接收机和发射机的。为了增加系统容量，可以使用联合检测和抵消方案来去除相对于给定用户起噪声作用的信号。多径合并器将收缩器可以追踪到的多个路径上的时延信号合并起来。然后，再对多径合并器的输出解交识，并利用维特比译码器或者Turbo译码器进行译码。包括信道提取电路，多径估计电路/收缩器，多用户检测电路和译码器在内的四个解调器模块尤其重要，因为它们提供解调器的信心功能。本文的其余部分将集中讨论这四个模块。

信道提取电路

来自天线的信号首先由RF链处理，RF链将信号降频为IF信号。然后，宽带的ADC电路对信号进行量化处理。在信道提取电路中，使用数字降频技术将感性趣的频带提取出来。典型的降频过程包含一些FIR（有限冲激响应）滤波器和一个数控振荡器（NCO）。对可编程逻辑用户来说，这两种功能模块都已经是作为用户可配置的知识产权（IP）内核存在的。

相对于专用标准产品（ASSP）的用户，PLD用户的一个优势的精确定义滤波器系数个数的灵活性，籍此可以更加有力地控制信道之间的干扰。PLD用户还可以在信道提取电路中定义多速率参数，从而在解调器结构的其他部分获得更高的灵活性。

多径估计电路和收缩器