由于一般的LUT为4输入结构，所以，HA17902P当要实现多于4变量的逻辑函数时，就需要用多个LUT级联来实现。一般FPGA中的LUT是通过数据选择器完成级联的。
    在LUT和数据选择器的基础上再增加触发器，便可构成既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元电路。FPGA中就是由很多类似这样的基本逻辑单元来实现各种复杂逻辑功能的。可编程数据选择器MUX在FPGA中也充当着重要角色。例如，在图10.2.13(a)中，编程时在SRAM存储单元M，、M。中写入0或1，就可以确定被选中的输入通道与输出相连。此时MUX就是可编程的数据开关，编程后，开关的位置也就确定了。为简明起见，在FPGA逻辑图中，通常采用图10.2.13(b)所示的简化符号。

    图10.2.13可编程数据选择器MUX
    由于SRAM中的数据理论上可以进行无限次写入，所以，基于SRAM技术的FPGA可以进行无限次的编程。
    FPGA的结构
    目前，虽然FPGA产品种类较多，但Xilinx公司的FPGA晟为典型。这里以该公司的产品为例，介绍FPGA的内部结构及各模块的功能。
    FPGA的结构示意图如图10.2.14所示。它主要由可编程逻辑模块(Configurabale LogicBlock)、RAM块(Block RAM)、输入／输出模块(Input/Output Block)、延时锁环(Delay-Locked Loop)和可编程布线矩阵(Programmable Routing Matrix)等组成。FPGA的规模不同，其所含模块的数量也不同。可编程逻辑模块(CLB)是实现各种逻辑功能的基本单元，包括组合逻辑、时序逻辑、加法器等运算功能。可编程的输入／输出模块IOB是芯片外部引脚数据与内部数据进行交换的接口电路，通过编程可将I/O引脚设置成输入、输出和双向等不同的功能。I()B分布在芯片的四周。
    延时锁环DLL可以修正和控制内部各部分时钟的传输延迟时间，保证逻辑电路可靠地工作。同时也可以产生0。、90。、180。和270。的时钟脉冲，还可产生倍频或分频时钟，分频系数可以是1.5、2、2.5、3、4、5、8、16等。
    CLB之间的空隙部分是布线区，分布着可编程布线资源。通过它们实现CI)B与CLB乏间、CI,B与IOB之间，以及全局时钟等信号与CLB和IOB之间的连接。
    在Xilinx公司的高性能产品中，已将乘法器、数字信号处理器等集成在FPGA中，大大增强了FPGA的功能。同时，为了使芯片稳定可靠地工作，其内部都设有数字时钟管理模块。