(1)电路
    电路如图8.3.2所示。它由3个JK触发器组成。C277SGS每个触发器的J、K端悬空，都处于J=K=l的计数工作状态，即具有T 7触发器功能。计数输入脉冲由触发器Fo的CP端输入，低位触发器的输出端Q与相邻高位触发器CP端相连接。
    图8.3.2  异步二进制加法计数器

           
    (2)工作原理
    计数器工作前应先清0。在RD端加一负脉冲，则Q2 QiQo =000。
    输入第一个CP计数脉冲，当该脉冲下降沿到来时，触发Fo翻转，Qo由0变1。Qo的正跳变加于F，的CP端，不影响Fi，Fi保持不变，F。也保持不变，计数器的状态为001。
    输入第二个CP计数脉冲，其下降沿又触发F。翻转，Qo由1变0。Q0的负跳变又将触发F．翻转，Q．由0变1。Qi的正跳变加到F2的CP端，不影响F2，F2保持不变，计数器的状态为010。
    按此规律，随着CP计数脉冲的不断输入，各触发器的状态如表8.3.1所示。它的工作波形图如图8.3.3所示。
    表8.3.1各触发器的状态表
    由表8.3.1和工作波形图可以看出：
    (1)计数器是递增计数的，电路级间遵循“逢二进一”的进位原则，故称为二进制加法计数器。由于输入第八个CP计数脉冲后，计数器的状态恢复为000初始状态，故该计数器又称八进制计数器。
    (2)该计数器计数脉冲不是同时加到各位触发器的CP输入端，只加到最低位CP端。当输入计数脉冲计数器状态表时，3个触发器的翻转不是同时的，状态更新有先有后，不与CP同步，故为异步计数器。
    (3)由工作波形图还可看出，每经过一级触发器，输出矩形脉冲的周期就增加一倍，即频率降低一半。输出Qo的频率是CP计数脉冲的l／2，可实现二分频；Qi的频率是CP计数脉冲的l／4，实现四分频；Q：的频率是CP计数脉冲的1／8，则实现八分频。可见计数器不仅能记忆输入脉冲数目，而且还具有分频的功能。
    计数与分频是两个不同的概念，前者是把各触发器状态一起考虑，利用其二进制编码代表CP计数脉冲的数目，后者则指的是计数器中某一级触发器输出脉冲频率与CP计数脉冲频率的关系。