逻辑电路两形式，组合逻辑、时逻辑，
    组合逻辑出取入，所处状态无关系。
    算术运算加法器，半加、全加要熟悉，
    半加没有低位进，全加两半组成的。
    按照逻辑功能的不同特点，数字电路一般分组合逻辑电路与时序逻辑电路两大类。AT24C01BN-SH-B组合逻辑电路是一种重要的数字逻辑电路，它在任意时刻的输出信号只取决于同一时刻该电路的输入信号，而与电路原来所处的状态无关。常见的组合逻辑电路，包括加法器、比较器、编码器、译码器等。在结构上，组合电路只由逻辑门组成，不含任何形式的反馈通路，电路中没有记忆单元，电路没有记忆功能，输入、输出信号之间属于即时性的直接控制关系。
    算术运算是计算机处理数据的基本万法之一，计算机进行的各种算术运算（加、减、乘、除等）均要转化为加法运算，所以加法器是计算机中央处理器( CPU)算术、逻辑运算单元(ALU)的最基本组成部分。

            
    (1)半加器。若不考虑低位来的进位，只考虑个位两个数相加的运算电路称为半加器。它有两个输入端（A和B）、两个输出端(本位和S、进位C)。半加器的逻辑图如图4-16 (a)所示，逻辑符号如图4-16 (b)所示。
    (2)全加器。考虑了由低位来的进位，在完成本位数A。与B。的相加后，还要和低位来的进位C。一，相加，这样的运算电路称为全加器。全加器的逻辑图如图4-17 (a)所示，逻辑符号如图4—17 (b)所示。通过对全加器与半加器逻辑图的比较分析，可知全加器可以由两个半加器实现。