把MOS器件靠近同向放置，具有共同的质心、交叉耦合并且在其周围放置冗余器件，可以减弱多晶硅光刻误差带来的影响，进而提高器件的匹配性能。PI5A100QEX栅极必须延伸到漏极和源极宽度之外，以保证沟道在器件宽度上完全反犁，如图2.25(a)所示。当体极和源极具有相同电势，N+体区通常会紧靠P+源区或者漏区，强迫后者为源极。
    为了节省空间，减小多晶硅光刻误差，可能使用冗余多晶硅条代替冗余晶体管。当这些薄氧化区域在多晶硅栅下大约450A量级时，这些多晶硅条可以很好地实现匹配的功能。但是在现代先进工艺中，氧化物区域在125 A量级甚至更小，可以在它们周边冗余多晶硅条下放置有源多晶硅栅[图2.25(b)]，减小多晶硅条光刻误差的大小。在厚的场氧(FOX)上自动放置平坦的多晶硅条可以降低其到硅衬底上的寄生电容。因此使用冗余晶体管代替平坦的冗余多晶硅条并且将其偏置在截止区域，或者采用有源冗余多晶硅栅条，如图2.25(c)所示，这样的效果是最好的。有源冗余多晶硅条可能会形成寄生的MOS晶体管，因此应合理放置，并且应使其处于合理的偏置状态，防止它们下面的沟道反型。例如，N-阱区域上的有源冗余多晶硅条应该连接到正的电势上，使其区域下积累多数N型电荷载流子。

           
    在氧化层较薄的情况下，漏极区域附近的电场强度会增加（即漏栅电压较大，而电介质厚度相对较薄），这会提前引发碰撞电离和热载流子效应，从而影响器件的可靠性。为了防止这些情况发生，采用轻掺杂漏(LDD)区域来扩展漏区，如图2.25 (b)和图2.25(c)所示，可以降低电荷载流子浓度，从而降低栅氧化层出现热载流子效应的可能性。类似地，采用更轻扩散阱区代替高浓度扩散的漏区，可以增加漏极体极的击穿电压——有时这些器件也称为漏区扩展晶体管。