与电阻情况一样，一个好的电容也比较容易定义成为具有很小阻性分量的器件，PC16552DVX阻性分量可以忽略。表面面积应该足够大，以保证基板上的电阻非常低，而且正交的平行板电容相对于侧壁电容来说占据主要地位。介质材料的宽度应该相对较浅（如薄的二氧化硅，或简称为薄氧化硅），其介电常数应该比较高。以电容本身来讲，电容的表面积通常较大，形成类似正方形的形状，如图2.2所示。其偏差取决于晶圆与晶圆(wafer to wafer)之间、批次与批次(lot to lot)之间介电常数的一致性情况，偏差通常在±20%的量级。与电阻的设计一样，设计师主要依赖于电容的匹配性能，如果可以的话，也可以说是，依赖于相对于总体区域与边沿偏差的一致性（即导致面积改变的情况）。因此由于临近刻蚀的误差，大面积的电容和具有相同间距的冗余边缘的电容会匹配得更好，如图2.4所示。

           
    如上所述，电容值依赖于平行板电容上下极板交叠表面积的大小，如定义的极板表面积A，因此上极板的刻蚀误差比下极板的刻蚀误差更重要。因此为了保证临近效应在整个匹配电容阵列范围内保持一致，应在边沿外围增加冗余上极板长条。但是，由于第二层多晶硅（poly-2）平面长条的垂直位置不一定与多晶砝一多晶硅电容的上极板保持一致，因此采用冗余电容代替冗余上极板长条，效果会更好，如图2.4所示。更为简单的表述即为，场氧化层将第二层多晶硅的长条和衬底分开，而薄氧化层将第二层多晶硅上极板和第一层多晶硅下极板分开，场氧化层将第一层多晶硅和衬底分开。这些冗余器件可能保持开路状态，但是通常情况下将其连接到低阻抗节点，使其可以分流外部输入噪声，减小对匹配电容阵列的影响。