鉴于网络架构的速度越来越高，对新型存储器架构的需求也日渐迫切。FCRAM填补了DRAM和SRAM之间性能上的空白，并且具有和DRAM相似的成本，特别是在存储空间不断增长而功能日渐趋同的趋势下，它将在OC-192以及更高等级的应用中更多地被选择。本文详细探讨了将FCRAM应用于OC-192以及更高等级通信系统中的设计考虑。

　　由于网络设计已经跨越OC-48达到OC-192以及更高的等级，存储架构就成为系统设计过程中的关键瓶颈。目前，网络设计师已经被迫在网络设计中采用针对PC优化的存储器件。在速度等级达到10Gbps范围之时，这些足够满足更低速度需求的存储架构也开始突破应用的限制。

　　FCRAM架构是专为高速网络应用而开发的。上一期刊登的第一部分文章已经对FCRAM架构进行了详尽的探讨。本文作为第二部分，将探究FCRAM如何解决网络应用尤其是在OC-192/10Gbps线卡中遇到的问题。

　　线卡的存储器需求

　　图1显示了一种典型的高端Sonet线卡设计。在此类卡中通常应用的RAM功能包括：CPU数据存储器、接收/发送缓冲存储器、路由(查找)表存储器以及数据包存储器。

　　线卡上使用的CPU数据存储器需要快速地缓存并处理送来的数据。但是，与网络应用中使用的其它存储器相比，此项功能所要求的存储器密度与速度还是相对较低的。因此，在这种场合通常使用并非最先进的高速静态RAM(HSSRAM)。一种更常见的HSSRAM是同步流水线突发SRAM，密度通常为2至4Mb，而时钟速度则为100到133MHz。

　　然而，设计师们正努力尝试从线卡设计中移除CPU数据存储器。由于其存储密度不高，CPU设计师已经将其集成到了CPU芯片上，因此不在需要独立的存储器IC。

     CPU存储器正在从线卡设计中消失，缓冲存储器却继续作为高速线卡设计师所关注的焦点而存在。网络应用中的缓冲存储器必须支持在某种程度上数量平衡的读与写操作(所有写入的数据最终都将被读出，反之亦然)，相对较长的突发操作(4字、8字甚至更长)，有限的数据随机性，以及相对较高的存储密度。因此，以峰值带宽衡量的突发速度是至关重要的，而随机周期时延以及总线转向时间则并非问题关键所在。基于以上需求，SDRAM或HSSRAM是当今网络设备(例如OC-12以及OC-48接口设备)存储架构的当然之选。

　　OC-192应用的缓冲存储器也有相似的功能特性，除了密度通常更高以支持更多的处理和更大的数据包，其时钟速度和数据传输率也必须高得多。10Gbps的数据传输率折合到64位的存储器总线上，每一位数据线的传输率就是156Mbps。

　　对目前存储器解决方案的检视表明，只有不多的几个产品可以达到或超过156Mbps的带宽。很明显，传统的SDRAM以及SRAM即使其时钟频率超过156MHz，但由于一些限制其有限带宽的因素而无法达到156Mbps的带宽(如上期第一部分所述)。一些较新的存储器解决方案，包括SRAM阵营中的DDR、QDR、SigmaRAM产品以及DRAM阵营的FCRAM、DDR(时钟频率必须超过133MHz)、RDRAM可以满足高性能缓冲存储器的要求。

　　在以上各种选项中，DRAM解决方案，特别是FCRAM提供了更低的每位成本，但其初始存取时延指标却不如SRAM。但是毕竟初始存取时延没有峰值带宽那样至关重要，而且FCRAM在理论上与SRAM具有相当的峰值带宽，决定究竟选择哪一种方案的主要因素是存储密度。FCRAM通常的最低存储密度是256Mb(×16位配置)，所以DRAM是容量大于或等于128MB的缓冲存储器的最佳替代方案(假定存储数据总线宽度是64位)。

　　必须注意到是，由于当今的DRAM产品只能以公共I/O配置来供应，一些分离I/O的SRAM产品，例如QDR，确实提供了比诸如FCRAM等DRAM方案更高的峰值带宽。但是，究竟选择DRAM还是SRAM归根到底是性能与成本的权衡。另外由于缓冲存储器密度的需求不断提升，DRAM将在高端系统中流行开来。

　　路由表查找存储器

　　与网络应用中的缓冲存储器相反，查找表存储器需要支持不平衡的读写周期比例(有时甚至超过10:1)，相对较短的数据突发，高度的数据随机性和相对较低的存储密度。因此，初始存取时延以及总线转向时间就成为比峰值带宽或突发速率更重要的指标。

　　当今查找表存储器的常见解决方案主要包括传统同步SRAM，与DRAM相比，其较低的初始存取时延是其主要特性。更进一步，许多同步SRAM还增加了一些新特性来改进其总线转向时间。

　　在OC-192实现中，可以预见出于很多与缓冲存储器相同的考虑，查找表存储器的密度将不断增长，主要是为了在每一块线卡上支持更多的流量和用户。对更快总线转向时间的需求也是如此，尽管对于SRAM和DRAM而言，如果不在系统架构上作重大改变是很难做到这一点的。实际上，很多像分离I/O SRAM这样的新产品确实已经改善了其总线转向时间，但却极大损害了其在非平衡读写应用中的性能。