D触发器中的D是英文Delay的简写，意为延迟。D触发器EP2S30F484C5是在主从JK触发器基础上变化而来的，主从JK触发器具有J和K两个输入端，在有些场合下如果使用只有一个输入端的触发器可方便和简化电路设计。图8-48所示是D触发器图形符号。从这一图形符号中可看出，除CP输入端之外，只有一个输入端D。

            
    D触发器的逻辑功能是这样的，在时钟脉冲CP和输入端D的触发作用下，D触发器的输出端状态与输入端D状态相同。
    维持阻塞D触发器
    维持阻塞D触发器是维持阻塞触发器中比较常见的一种，维持阻塞触D发器通常由6个与非门构成，所以也称为6门触发器。维持阻塞触发器是一种能够克服触发器空翻现象的触发器，前面介绍的D触发器会出现空翻现象，而维持阻塞D触发器能够克服这种空翻现象。
    关于D触发器和维持阻塞D触发器主要说明下列几点。
    (1)D触发器、维持阻塞D触发器又称为延迟型触发器，这是因为这种触发器的输出状态必须借助时钟脉冲CP的触发，将输入端D的信号存储到输出端Q。实际的数字系统电路中，输入端本身也受到同一时钟脉冲的操作而不停变换，而D触发器输出端Q输出状态要比输入端D状态延迟一个时钟脉冲CP的时间间隔，所以称逮种触发器为延迟型触发器。
    (2)维持阻塞D触发器是CP上升沿触发的触发器，即只有在CP从0变成l时，触发符号中CP引脚端没有加上小圆圈。
    (3)维持阻塞D触发器是维持阻塞触发器的典型应用电路，维持阻塞触发器除可接成维持阻塞D触发器之外，还可以接成T触发器等多种，但应用较少。