采用重掺杂衬底上外延生长轻掺杂层，以减少寄SII3132CNU生电阻，可以有效地提高寄生晶闸管的维持电流和触发电流。对于P阱情况，可提高5倍以上；采用外延衬底，不仅大大降低了衬底电阻值，而且使原来可能通过伪收集极底部的那部分载流子也都折向伪收集极，因而电路预防晶闸管闭锁的能力有显著提高（如图2. 60所示）。采用外延措施，显然大大地提高了成本，即这是以复杂工艺和提高成本为代价昀。最为理想的CMOS结构应该是绝缘衬底上（如SOS，SOI）的CMOS技术，它彻底清除了体硅CMOS电路中的“晶闸管闭锁”效应，提高了抗辐射能力，有利于速度和集成度的提高。显然，成本更为昂贵，是属于特殊场合（如宇宙、航天等）应用要求的高可靠性电路。