1．功能  M1661S
    逻辑分析仪( Logic Analyzer)是数据域测试的重要仪器，它可以同时观察、记录和显示多路逻辑信号的波形，是示波器无法替代的专用逻辑功能测试仪器，是分析和测试复杂数字电路的重要工具。逻辑分析仪的图标和面板如图4.34所示。

    2．使用方法
    (1)连接。图标右侧从上至下16个端口时逻辑分析仪的输入信号端口，使用时连接到电路的测量点，图标下部也有3个输入端，C是外时钟输入端，Q是时钟控制输入端，T是触发控制输入端，这三个输入端主要用来控制显示波形的同步信号的特性。
    (2)操作。如图4.34所示，逻辑分析仪的面板分为波形显示区、仿真控制区、数据显示区、Clock区和Trigger区等几部分。

                    
    ①波形显示区。最左侧16个小圆圈代表16个输入端，小圆圈内以0或1符号实时显示各路输入逻辑信号的当前值。被采集的16路输入信号以方波形式显示在屏幕上，改变输入信号连接导线的颜色时，显示波形的颜色也立即改变。
    ②仿真控制区。“Stop”按钮位为停止仿真，“Reset”按钮为逻辑分析仪复位并清除显示波形。
    ③数据显示区。左窗口位时间窗口，“Tl”为1号游标诶数所处时间位置，“T2”为2号游标读数所处时间位置，“T2-Tl”为1号和2号游标之间的时间差值。右窗口为读数窗口，上面为1号游标读数窗口，下面为2号游标读数窗口，读数为4位十六进制数。
    ④Clock区。包括Clock/Div栏及“Set”按钮。Clock/Div栏用于设置在波形显示区中每个水平刻度显示的时钟脉冲数。“Set”按钮用于设置时钟脉冲，按该按钮后会出现“ClockSetup”对话框，如图4.35所示。“Clock edge”表示选择在时钟的上升沿(Positive)或下降沿( Negative)采样。“Clock mode”表示选择内部时钟(Internal)或外部时钟(Extemal)。“Clock qualifier”表示时钟限制，该位设置为1，表示时钟控制输入为1时开放时钟，逻辑分析仪可以进行波形采集；若该位设置为O，表示时钟控制输入为0时开放时钟；若该位设置为x，表示时钟总是开放，不受时钟控制输入的限制。
    ⑤Trigger区。设置触发方式，单击“Set”按钮，出现如图4.36所示对话框。对话框中有A、B、C三个触发字，其识别方式可以通过“Trigger combinations”进行选择。

http://everlights.51dzw.com