锁相环是一种控制晶振使其相对于参考信号保持恒定相位的电路，在数字通信系统中使用比较广泛。目前微处理器或dsp集成的片上锁相环，主要作用则是通过软件实时地配置片上外设时钟，提高系统的灵活性和可靠性。此外，由于采用软件可编程锁相环，所设计的系统处理器外部允许较低的工作频率，而片内经过锁相环微处理器提供较高的系统时钟。这种设计可以有效地降低系统对外部时钟的依赖和电磁干扰，提高系统启动和运行的可靠性，降低系统对硬件的设计要求。

　　tms320f28l2处理器的片上晶振和锁相环模块为内核及外设提供时钟信号，并且控制器件的低功耗工作模式。片上晶振模块允许使用2种方式为器件提供时钟，即采用内部振荡器或外部时钟源。如果使用内部振荡器，必须在xi/xclkin和x2这两个引脚之间连接一个石英晶体，一般选用30 mhz。如果采用外部时钟，可以将输人的时钟信号直接接到xi/xclkin引脚上，而x2悬空，不使用内部振荡器。晶体振荡器及锁相环模块结构如图1 所示。

　　图1 晶体振荡器及锁相环模块

　　外部xplldis引脚可以选择系统的时钟源。当xplldis为低电平时，系统直接采用外部时钟或外部晶振作为系统时钟；当xplldis为高电平时，外部时钟经过pll倍频后为系统提供时钟。系统可以通过锁相环控制寄存器来选择锁相环的工作模式和倍频的系数。表1列出了锁相环配置模式。

　　表1 锁相环配置模式

　　锁相环模块除了为c28x内核提供时钟外，还通过系统时钟输出提供快速和慢速2种外设时钟，如图2所示。而系统时钟主要通过外部引脚xplldis及锁相环控制寄存器进行控制。因此，在系统采用外部时钟并使能pll（xplldis＝1）的情况下，可以通过软件设置c28x内核的时钟输人。

　　图2 处理器内部时钟电路

　　如果xplldis为高电平，使能芯片内部锁相环电路，则可以通过控制寄存器pllcr软件设置系统的工作频率。但要注意，在通过软件改变系统的工作频率时，必须等待系统时钟稳定后才可以继续完成其他操作。此外，还可以通过外设时钟控制寄存器使能外设时钟。在具体的应用中，为降低系统功耗，不使用的外设最好将其时钟禁止。外设时钟包括快速外设和慢速外设两种，分别通过hispcp和lospcp寄存器进行设置。下面给出改变锁相环倍频系数和外设时钟的具体应用程序。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）