4抽头直接FIR滤波器
发布时间:2008/12/17 0:00:00 访问次数:990
系数为{－1，3，75， 3.75，-1}的滤波器的vhdl设计如下：
这一设计是对图中直接fir滤波器结构的文字解释，这种设计对对称和非对称滤波器都适用。抽头延迟线每个抽头的输出分别乘以相应加权的二进制值，再将结果相加。对应脉冲10的滤波器脉冲响应y如图2所示。注意：maxplusll是以无符号数显示-10的，也就是256-10＝246。
图1 直接形式的fir滤波器
图2 脉冲输入为1o时fir滤波器的vhdl仿真结果
有3种显而易见的措施可以改进这一设计：
（1）用优化csd码实现每个滤波器系数。
（2）通过流水线来提高有效的乘法器速度。输出加法器应该安排在流水线平衡树中。如果系数被编码成“2的幂”形式，流水线乘法器和加法器树就可以合并。流水线技术具有较低的成本，这是因为通常不应用la寄存器的缘故。如果在树中相加项的数目不是“2的幂”形式，可能还会需要少量额外的流水线寄存器。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
系数为{－1，3，75， 3.75，-1}的滤波器的vhdl设计如下：
这一设计是对图中直接fir滤波器结构的文字解释，这种设计对对称和非对称滤波器都适用。抽头延迟线每个抽头的输出分别乘以相应加权的二进制值，再将结果相加。对应脉冲10的滤波器脉冲响应y如图2所示。注意：maxplusll是以无符号数显示-10的，也就是256-10＝246。
图1 直接形式的fir滤波器
图2 脉冲输入为1o时fir滤波器的vhdl仿真结果
有3种显而易见的措施可以改进这一设计：
（1）用优化csd码实现每个滤波器系数。
（2）通过流水线来提高有效的乘法器速度。输出加法器应该安排在流水线平衡树中。如果系数被编码成“2的幂”形式，流水线乘法器和加法器树就可以合并。流水线技术具有较低的成本，这是因为通常不应用la寄存器的缘故。如果在树中相加项的数目不是“2的幂”形式，可能还会需要少量额外的流水线寄存器。
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
上一篇：直接FIR滤波器设计
相关技术资料- 4-30高通舱驾融合控制器SA8775P SoC
- 4-30Oryon CPU、Adreno GPU核心模块技术
- 4-30骁龙Snapdragon Ride平台应用探究
- 4-30LED驱动器、隔离驱动器市场应用前景
- 4-30MemryX MX3 AI 芯片应用简介
- 4-30信号链和电源管理芯片市场应用详解
- 4-293kV SBD嵌入式SiC MOSFET模块应用概述
- 4-29工业用GaN晶体管产品系列CoolGaN G5研究
- 4-29全球首款集成SBD（肖特基二极管）详解
- 4-29NVIDIA DRIVE Thor SoC芯片数据参数设计
- 4-29Orin-X芯片L4级全场景解决方案
- 4-29全球首发新一代Robotaxi探究
- 相关IC型号
热门点击
公网安备44030402000607
