在典型的fir应用中，输入值是按照字并行形式处理的（请参阅图1）。下面的vhdl代码9就是根据图给出的开环da代码。

　　图1 分布式算法fir滤波器的并行实现

　　这一设计采用了4个规模为2(3)×4的表，图2给出了输入序列（1，-37）的仿真。由于输入是串行（和位并行）的，所以所期望的结果-(4)10=1111100(2c)是在400ns的时间间隔内计算完成的。

　　上面的设计需要39个lc，运行速度为31．84mhz。与通用mac设计相比，da概念的一个重要优点就是流水线技术更容易被接受。我们可以在表的输出和加法器树的输出上增加额外的流水线寄存器，而且不需要增加成本。为了计算y，也就是代替：

　　y<＝y0＋2* y1＋4 * y2- 8*y3；

　　图2 并行分布式算法fir滤波器的仿真结果

　　在process声明中，我们给流水线形式采用t0到t1的信号：

　　由于没有使用额外的lc表寄存器和加法器，所以设计规模没有增加。但是registeredperformance却从31.84mhz增加到了83.33mhz!

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）