数字信号处理FPGA的功耗
发布时间:2008/12/17 0:00:00 访问次数:562
fpga的功耗可以说是一个关键的设计约束条件,特别是对于移动应用。因此在本例中推荐使用3.3v或更低电压级别的元器件。为了估算altera元器件epf10k70rc240 - 4的功耗,必须考虑3个方面的囚素,也就是:
(1)维持功耗:istandby≈0.5ma
(2)i/o功耗ii/o
(3)有效功耗iactive
前两项是与设计无关的,而且cmos技术中产生的维持功耗非常少。有效电流主要与时钟频率和使用的le数目有关。altera提供了如下估算实际功耗的经验公式:
其中fmax是按mhz计算的最大工作频率,n是元器件中使用的所有逻辑单元的总数,tle是逻辑单元在每个时钟周期内触发的平均百分比(典型值是12%)。例如:假定设汁者使用了epf10k70rc240-4的所有le,且最大工作频率是25mhz,那么电流值就约为954ma。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
fpga的功耗可以说是一个关键的设计约束条件,特别是对于移动应用。因此在本例中推荐使用3.3v或更低电压级别的元器件。为了估算altera元器件epf10k70rc240 - 4的功耗,必须考虑3个方面的囚素,也就是:
(1)维持功耗:istandby≈0.5ma
(2)i/o功耗ii/o
(3)有效功耗iactive
前两项是与设计无关的,而且cmos技术中产生的维持功耗非常少。有效电流主要与时钟频率和使用的le数目有关。altera提供了如下估算实际功耗的经验公式:
其中fmax是按mhz计算的最大工作频率,n是元器件中使用的所有逻辑单元的总数,tle是逻辑单元在每个时钟周期内触发的平均百分比(典型值是12%)。例如:假定设汁者使用了epf10k70rc240-4的所有le,且最大工作频率是25mhz,那么电流值就约为954ma。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
上一篇:数字信号处理FPGA设计的编译
上一篇:数字信号处理FPGA的结构
热门点击
- FPGA技术按颗粒度分类
- DDS各部分的具体参数
- 数字信号处理FPGA的结构
- 基于FPGA的DDS任意波形发生器
- DSP概述
- 数字信号处理FPGA的仿真
- 数字信号处理FPGA设计的编译
- DDS的基本原理
- DSP嵌入式系统主程序代码
- DDS的基本参数计算公式
推荐技术资料
- 业余条件下PCM2702
- PGM2702采用SSOP28封装,引脚小而密,EP3... [详细]