闭路电视数字视频编解码器ADV611/ADV612
发布时间:2008/5/26 0:00:00 访问次数:1099
摘要：adv611/adv612是analog公司生产的实时压缩视频编解码芯片，它内含sram以及主处理器接口，其主要理论基础为小波变换，游程编码及哈夫曼编码。文中介绍了adv611/adv612的原理、特点和引脚功能，最后给出了一种典型应用设计电路。 关键词：adv611/adv612 小波变换 哈夫曼编码 1 概述 adv611/adv612是一种低功耗的单片实时压缩视频编解码芯片，可用于视频数字信号处理。它具有精确的压缩比特率控制，能实时地对包括pal和ntsc在内的视频信号进行压缩和解压缩，adv611/adv612在压缩时，其视频信号的奇偶场是单独进行的，主应用于闭路电路系统。该芯片当图像在被压缩四倍时，可在视觉上产生同无压缩时一样的效果，在不同的应用场合下，可根据不同的图像质量要求选择不同的压缩倍数。 2 结构特点及引脚说明 adv611/adv612内部由多个功能块组成，参见图1。下面主要介绍其中一些重要功能块的作用。 ●数字视频输入输出端口：主要用于提供实时非压缩视频接口以支持不同的视频信号格式； ●dram处理器用于控制外部dram的读写及更新； ●小波变换核：对图像进行小波变换时使用内部缓冲器； ●变换缓冲区：提供小波变换核所需要的缓冲区，并用来提供足够大的空间存储小变换后的数据； ●可编程量化量：用来量化小波系数，量化系数可由以外部的dsp进行控制； ●游程编程器和哈夫曼编码器：可分别执行游程编码和哈夫曼编码。
adv611/adv612的输入电压为4.5v～5.5v； 工作环境温度为0℃～70℃； 当输入电压为最大时，其电流为0.11～0.27a。值得注意的是：adv611/adv612为静电敏感器件，高能量的静电会对器件造成永久的伤害，因此，为避免性能的下降，必须采用一定的防静电措施。 图2所示是adv611/adv612的引脚排列。表1为其引脚功能说明。
表1 adv611/adv612管脚功能描述 名 称 管脚号 类 型 描 述 vclk/xtal 2 输入 单时钟输入或者通过vclk和xtal由晶振输入，通常可受频率为27mhz、占空比为50%的时钟信号 vclko 1 输出 可通过模式控制寄存器选择是vclk直接输出或者通过2分频输出 vsync 1 输入或输出 垂直方向同步信号，空虚管脚可以为输出（主模式）或是输入（从模式） hsync 1 输入或输出 水平方向同步信号，空虚管脚可以为输出（主模式）或是输入（从模式） field 1 输入或输出 帧同步信号，可以通过设置模式控制寄存器2的第三个比特位业控制它的极性 nec 1 输出 表示adv611/adv612的编码模式，代为解码模式（此时视频接口），高为编码模式（视频接口为输出） vdata[7:0]
摘要：adv611/adv612是analog公司生产的实时压缩视频编解码芯片，它内含sram以及主处理器接口，其主要理论基础为小波变换，游程编码及哈夫曼编码。文中介绍了adv611/adv612的原理、特点和引脚功能，最后给出了一种典型应用设计电路。 关键词：adv611/adv612 小波变换 哈夫曼编码 1 概述 adv611/adv612是一种低功耗的单片实时压缩视频编解码芯片，可用于视频数字信号处理。它具有精确的压缩比特率控制，能实时地对包括pal和ntsc在内的视频信号进行压缩和解压缩，adv611/adv612在压缩时，其视频信号的奇偶场是单独进行的，主应用于闭路电路系统。该芯片当图像在被压缩四倍时，可在视觉上产生同无压缩时一样的效果，在不同的应用场合下，可根据不同的图像质量要求选择不同的压缩倍数。 2 结构特点及引脚说明 adv611/adv612内部由多个功能块组成，参见图1。下面主要介绍其中一些重要功能块的作用。 ●数字视频输入输出端口：主要用于提供实时非压缩视频接口以支持不同的视频信号格式； ●dram处理器用于控制外部dram的读写及更新； ●小波变换核：对图像进行小波变换时使用内部缓冲器； ●变换缓冲区：提供小波变换核所需要的缓冲区，并用来提供足够大的空间存储小变换后的数据； ●可编程量化量：用来量化小波系数，量化系数可由以外部的dsp进行控制； ●游程编程器和哈夫曼编码器：可分别执行游程编码和哈夫曼编码。
adv611/adv612的输入电压为4.5v～5.5v； 工作环境温度为0℃～70℃； 当输入电压为最大时，其电流为0.11～0.27a。值得注意的是：adv611/adv612为静电敏感器件，高能量的静电会对器件造成永久的伤害，因此，为避免性能的下降，必须采用一定的防静电措施。 图2所示是adv611/adv612的引脚排列。表1为其引脚功能说明。
表1 adv611/adv612管脚功能描述 名 称 管脚号 类 型 描 述 vclk/xtal 2 输入 单时钟输入或者通过vclk和xtal由晶振输入，通常可受频率为27mhz、占空比为50%的时钟信号 vclko 1 输出 可通过模式控制寄存器选择是vclk直接输出或者通过2分频输出 vsync 1 输入或输出 垂直方向同步信号，空虚管脚可以为输出（主模式）或是输入（从模式） hsync 1 输入或输出 水平方向同步信号，空虚管脚可以为输出（主模式）或是输入（从模式） field 1 输入或输出 帧同步信号，可以通过设置模式控制寄存器2的第三个比特位业控制它的极性 nec 1 输出 表示adv611/adv612的编码模式，代为解码模式（此时视频接口），高为编码模式（视频接口为输出） vdata[7:0]
相关技术资料- 4-30高通舱驾融合控制器SA8775P SoC
- 4-30Oryon CPU、Adreno GPU核心模块技术
- 4-30骁龙Snapdragon Ride平台应用探究
- 4-30LED驱动器、隔离驱动器市场应用前景
- 4-30MemryX MX3 AI 芯片应用简介
- 4-30信号链和电源管理芯片市场应用详解
- 4-293kV SBD嵌入式SiC MOSFET模块应用概述
- 4-29工业用GaN晶体管产品系列CoolGaN G5研究
- 4-29全球首款集成SBD（肖特基二极管）详解
- 4-29NVIDIA DRIVE Thor SoC芯片数据参数设计
- 4-29Orin-X芯片L4级全场景解决方案
- 4-29全球首发新一代Robotaxi探究
- 相关IC型号
公网安备44030402000607
