位置:51电子网 » 技术资料 » 初学园地

16×16位定点数加、减法模块设计思路

发布时间:2008/11/25 0:00:00 访问次数:579

  程序实现两个16×16位有符号数加<减运算,其和或差用一个16位数表示。在子程序中,减法是通过对减数求补后再与被减数相加来实现的。因此,当程序从d_sub进入子程序时为减法,当从d_add进入子程序时为加法。

  子程序的入口条件和出口条件如下。

  入口条件:16位被加数/被减数存放在accbhi、accbl0中;

  位加数/减数存放在accahi、accalo中。

  出口条件:16位和/差存放在accbhi和accblo中。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



  程序实现两个16×16位有符号数加<减运算,其和或差用一个16位数表示。在子程序中,减法是通过对减数求补后再与被减数相加来实现的。因此,当程序从d_sub进入子程序时为减法,当从d_add进入子程序时为加法。

  子程序的入口条件和出口条件如下。

  入口条件:16位被加数/被减数存放在accbhi、accbl0中;

  位加数/减数存放在accahi、accalo中。

  出口条件:16位和/差存放在accbhi和accblo中。

  欢迎转载,信息来自维库电子市场网(www.dzsc.com)



相关IC型号

热门点击

 

推荐技术资料

FU-19推挽功放制作
    FU-19是国产大功率发射双四极功率电二管,EPL20... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!