异步sram是128k×8位结构的1m位sram，我们以cy62l28为例进行说明。引脚配置如图所示，这是非常标准的配置，在其他生产商的许多产品中都能见到这种配置。在自制的sram主板上就使用了现成的issi引脚兼容产品。

　　图 cy62128的引脚配置

　　异步sram的各个引脚所表示的意思如下所述。各个控制输人与操作状态的关系如表所示。

　　表 sram的控制输入与操作

　　1. a0～a16（地址）

　　用于指定希望访问的地址。由于是以128k×8位的结构作为对象的，所以地址线具有17根。sram不是通过特殊的存储器写人器写入的，而且对于地址也没有类似dram的刷新功能那样的操作。因此，虽然可以更换地址，例如将cpu到sram的a16那样没有什么问题，但一般是将a0作为最高位来使用的。

　　2. i／o0～i／o7（数据）

　　这是数据输入输出引脚，可双向使用。与地址引脚的更换相同，虽然可以更换数据引脚来使用，但一般将i／o0作为最低位、将i/o7作为最高位使用。

　　3. ce1、ce2（chip enable，芯片使能）

　　这是器件的选择信号，虽然存在ce1和ce2两个信号，但它们是以and条件选择的。也就是说，只有当ce1为低电平且ce2为高电平时，器件才处于选择状态。如果不在选择状态，则其他输人引脚的状态将全部被忽略。存在极性不同的chip enable信号是为了处理方便。例如，电池各份时，因为主电源本身下降，与主电源连接的电路中就不能形成高电平，但是通过简单的下拉电阻，可以相对简单地保持低电平。

　　需要注意的是，在以相同引脚排列形式、且ce2引脚处于高位的4m位容量的cy62148中，因为ce2引脚被作为地址引脚使用了，因而chip enable就只能利用ce1。

　　如果将sram置于低功耗的待机状态，则需要注意¤可及ce2的电压。与在cmos电平的使用时相比，在使用ttl电平输人（高电平为2.4伏；低电平为0.8伏）时，损耗电流变得相当的大。例如，对于cy62128-55来讲，如果是cmos电平，则典型值为0.4μ，雨ttl电平就为25ma，相差一个数量级。因此，进行普通的电池备份时，将ce1／ce2设计在cmos栅极进行驱动，以便确保其为高电平。

　　4. oe（output enable，输出使能）

　　这是打开sram数据输出缓冲器的信号。读操作时，利用片选后的状态（ce1＝低电平；ce2＝高电平）指定地址，如果oe为低电平，则在i／o引脚上将出现存储器的内容，但必须事先将we设为高电平。

　　5. we（write enable。写使能）

　　这是向sram写人的信号。在we上升时刻，数据被写入到存储器中。当we和瓦双方都为低电平时，we优先进行操作。也就是说，在oe为低电平、保持向i／o引脚输出数据的状态中，如果将we设为低电平，i／o引脚将转换为输人模式。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）