作为实际的fifo存储器，我们以cypress公司的cy7c419为例进行说明。cy7c419是l0b字×9位结构的fifo存储器，其引脚配置如图1所示。在与cy7c419相同的系列中，还包括内部结构为512字×9位（cy7c421）以及1k字×9位、2k字×9位、4k字×9位（分别为cy7c425／429／433）的产品。由于fifo存储器没有地址引脚，因而无论哪种产品都具有完全相同的引脚配置，所以该存储器可以互换使用。

　　图1 cy7c419的引脚配置

　　cy7c419的框图如图2所示，可以看出这是与刚才的fifo印象图非常相似的形式。在前面的图中没有出现的是处于下半部分的复位逻辑、标识控制电路以及扩展逻辑这三项。对此，我们将进行简单的补充说明。

　　图2 cy7c419的内部框图

　　1. 复位逻辑

　　如前所述，fifo存储器没有地址引脚，访问的地址由存储器内部的读指针及写指针进行管理，从外部既不能读出也不能置换该指针。

　　所以，在接通电源及系统复位的情况下，决定fifo存储器初始状态的就是复位逻辑,通过mr（master reset，主复位）及fl／rt（first load，优先加载／retransmit，重传）引脚进行各个指针的初始化。

　　2. 标识控制电路

　　虽然fifo存储器的读指针及写指针等不能被读出，但如果不了解数据是否已经写人或者数据是否已满，那么读取端可能进行没有任何数据的读操作，而写人端也可能在数据已满的地方仍在写人数据。

　　为此，在fifo存储器中设计了表示“缓冲器为空（bufferempty）”及“缓冲器已满（buffer full）”的信号。由标识控制电路控制这些信号。

　　3. 扩展逻辑

　　设计扩展逻辑是为了在连接若干fifo存储器情况下可以更多地存放数据。cy7c419通过xi（expansion in，扩展输入）、xo（expansion out，扩展输出）以及fl（first load）信号进行控制，xo输出与相邻器件的xi输入相连接，最后的器件的xo输出与最前面器件的xi输出相连接，以这样的形式构成环形缓冲器。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）