摘 要： 本文给出了一种基于芯片RJ017的G703接口远程网桥设计方案，并介绍了各部分电路的具体实现方法，最后给出了该网桥的性能。
关键词：RJ017；G703接口；远程网桥

引言

网桥工作在数据链路层，它控制数据流向，处理传送错误，提供物理寻址和管理对物理介质的访问；分析输入帧，根据帧中包含的信息做出转发决定，将这些帧转发到目的地；使局域网各网段成为隔离开的冲突域，从而减轻扩展的局域网上的负荷；扩大物理范围，增加整个局域网上工作站的数目；互连不同物理层、不同MAC子层和不同速率的局域网；在网络出现故障时，一般只影响个别网段，从而提高了可靠性。
网桥有本地和远程网桥。本地网桥为处于一地的局域网网段间提供直接连接；远程网桥则通过电信网连接不同区域的局域网。图1显示这两种不同网桥的构造。

远程网桥对网络互连提出了几个难题。其中一个是局域网(LAN)与广域网(WAN)之间数据速率的差别。虽然几种高速WAN出现在地理上分散的网络中，LAN速率仍然比WAN速率要高很多倍。LAN和WAN速率之间的巨大的差异阻止用户在WAN上运行对于延时敏感的LAN程序。本文所设计的远程网桥虽不能提高WAN速率，但它可以通过一个适当的缓冲器(DRAM)来弥补两者之间的速率差异。如果一个能够处理10Mbps发送速率的局域网设备想通过一个2Mbps广域网与另一个远程局域网设备通信，本地网桥必须调整10M的数据流以致它不会淹没2M的广域网。这需要通过网桥设备上的缓冲器来存储进入的高速数据，然后在广域网上以它能适应的速率发送。这个缓冲器要能够接收触发数据而不使其溢出。


RJ017芯片介绍

以色列的RAD公司生产的RJ017(ChipBridge)是一种用其单一芯片就能完成远程网桥功能、且与IEEE802.3协议相兼容的高性能特定用途集成电路芯片。
该芯片结构框图如图2所示，由局域网控制部分、同步/异步广域网控制部分、DRAM接口、内部时钟产生器及复位信号组成。在片上有UTP、AUI(连接单元接口)等多种LAN接口,从而可以工作在多种LAN方式，可输出NRZ解码信号，易于与其它以太网芯片相连；广域网工作在同步方式时速率可达40Mbps，应用片内的波特率发生器，异步方式数据传输速率可达115.2Kbps；局域网表可自动学习和更新，并可存储10，000个地址；DRAM缓存容量可存储256帧，其中从WAN到LAN方向可缓存48帧，LAN到WAN方向可缓存208帧；采用100针的PQFP封装。

广域网子系统包含一个同步/异步HDLC控制器，使得在同步方式下可工作到40MBPs，在异步方式下可工作到115.2KBPs接口。在异步工作方式下，可以使用外部时钟源或者是通过设置内部波特率产生器产生9.6KBPs到115.2KBPs的标准时钟频率。

RJ017除需一个256K×16的DRAM、40M晶振外，可独自工作而不需要依赖主机，而DRAM可以直接与RJ017相连。由上可知，RJ017是一个综合LAN和WAN子系统，可以实现在单一芯片完成完整远程以太网网桥的高性能ASIC。

G703接口远程网桥设计

系统结构及工作原理
系统从本地局域网处接收发送局域网数据，在E1接口处接收发送广域网数据。通过ChipBridge来完成不同格式、速率、协议数据的转化，其中使用DRAM来缓存不同速率的数据，然后转发到另一方。40MHz晶振是RJ017正常工作所必须的频率。RJ017的WAN侧处理码型为NRZ码， E1数据为码型， E1接口模块则完成NRZ码与码的互换，局域网侧的数据为曼彻斯特编码。其框图如图3所示，虚框部分为本系统所需完成部分。

RJ017芯片设置

应用中局域网工作方式的设置为：LMODE[0..4] 10000；即将其设为UTP工作模式。广域网工作方式设置为同步方式，即WMODE置为低电平。管脚FLTDIS置为低电平，即使网桥仅存储转发那些目标地址不是本局域网的帧。

UTP模式LAN接口设计

ChipBridge的局域网侧的电路连接如图4所示。本部分主要完成RJ45头与ChipBridge处的电平转换、形成ChipBridge所需的差分信号、预加重信号与参考电压等。

WAN接口电路设计

对于本系统而言，由于E1信号采用双极性HDB3码，RJ017无法直接对其进行处理。因此，发送方必须先进行码型转换，将双极性HDB2码转换为单极性NRZ码之后才能送到RJ017；同理，发送方RJ017的输出为单极性NRZ码，不适宜线路传输，所以必须将其编码为适合传输的双极性HDB3码。

系统采用Intersil公司生产的CD22103 HDB3码编译码器作为码型转换的核心芯片。CD22103内部包含NRZ- HDB3编码、解码单元、误码检测、告警电路、以及工作、自环选择开关等，它满足ITU_T G.703建议，且输入输出电平与TTL电平兼容。

码型转换模块的原理图如图5所示。它包括输入线路接口、输出线路接口、解码时钟提取和编译码器四部分。其中，输入线路接口完成阻抗匹配和双极性向单极性的转换。输出线路接口完成阻抗匹配和单极性向双极性的转换。而解码时钟提取电路则通过锁相环提取E1信号的位时钟，并将其作为CD22103的解